Verfügbarkeit: Integrierte Architektur für das Testen und Debuggen von System-on-Chips

Integrierte Architektur für das Testen und Debuggen von System-on-Chips:

Gespeichert in:

Bibliographische Detailangaben
Beteilige Person:	Ludewig, Ralf (VerfasserIn)
Format:	Hochschulschrift/Dissertation Buch
Sprache:	Deutsch
Veröffentlicht:	Herzogenrath Shaker 2006
Ausgabe:	1. Aufl.
Schriftenreihe:	Berichte aus der Elektrotechnik
Schlagwörter:	Entwurfsautomation Built-in self test Debugging System-on-Chip Wiederverwendung Testmustergenerator Hochschulschrift
Links:	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014632870&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
Umfang:	133 S. Ill. 210 mm x 148 mm, 224 gr.
ISBN:	3832247505

Internformat

MARC


LEADER	00000nam a2200000 c 4500
001	BV021312332
003	DE-604
005	20060227
007	t\|
008	060130s2006 xx a\|\|\| m\|\|\| 00\|\|\| ger d
020			\|a 3832247505 \|c Pb. : EUR 45.80, EUR 45.80 (AT), sfr 91.60 \|9 3-8322-4750-5
024	3		\|a 9783832247508
035			\|a (OCoLC)179977740
035			\|a (DE-599)BVBBV021312332
040			\|a DE-604 \|b ger \|e rakddb
041	0		\|a ger
049			\|a DE-91
084			\|a ELT 359d \|2 stub
100	1		\|a Ludewig, Ralf \|e Verfasser \|4 aut
245	1	0	\|a Integrierte Architektur für das Testen und Debuggen von System-on-Chips \|c Ralf Ludewig
250			\|a 1. Aufl.
264		1	\|a Herzogenrath \|b Shaker \|c 2006
300			\|a 133 S. \|b Ill. \|c 210 mm x 148 mm, 224 gr.
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
490	0		\|a Berichte aus der Elektrotechnik
502			\|a Technische Universität Darmstadt, Diss., 2005
650	0	7	\|a Entwurfsautomation \|0 (DE-588)4312536-0 \|2 gnd \|9 rswk-swf
650	0	7	\|a Built-in self test \|0 (DE-588)4516486-1 \|2 gnd \|9 rswk-swf
650	0	7	\|a Debugging \|0 (DE-588)4148954-8 \|2 gnd \|9 rswk-swf
650	0	7	\|a System-on-Chip \|0 (DE-588)4740357-3 \|2 gnd \|9 rswk-swf
650	0	7	\|a Wiederverwendung \|0 (DE-588)4240291-8 \|2 gnd \|9 rswk-swf
650	0	7	\|a Testmustergenerator \|0 (DE-588)4210166-9 \|2 gnd \|9 rswk-swf
655		7	\|0 (DE-588)4113937-9 \|a Hochschulschrift \|2 gnd-content
689	0	0	\|a Entwurfsautomation \|0 (DE-588)4312536-0 \|D s
689	0	1	\|a System-on-Chip \|0 (DE-588)4740357-3 \|D s
689	0	2	\|a Debugging \|0 (DE-588)4148954-8 \|D s
689	0	3	\|a Built-in self test \|0 (DE-588)4516486-1 \|D s
689	0	4	\|a Testmustergenerator \|0 (DE-588)4210166-9 \|D s
689	0	5	\|a Wiederverwendung \|0 (DE-588)4240291-8 \|D s
689	0		\|5 DE-604
856	4	2	\|m HEBIS Datenaustausch Darmstadt \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014632870&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
943	1		\|a oai:aleph.bib-bvb.de:BVB01-014632870

Datensatz im Suchindex

DE-BY-TUM_call_number	0002 ELT 359d 2006 A 2133
DE-BY-TUM_katkey	1538406
DE-BY-TUM_location	00
DE-BY-TUM_media_number	040006261367
_version_	1821932982330458113
adam_text	BERICHTE AUS DER ELEKTROTECHNIK RALF LUDEWIG INTEGRIERTE ARCHITEKTUR FUER DAS TESTEN UND DEBUGGEN VON SYSTEM-ON-CHIPS D 17 (DISS. TU DARMSTADT) SHAKER VERLAG AACHEN 2006 INHALTSVERZEICHNIS 1 EINLEITUNG 1 1.1 MOTIVATION 1 1.2 AUFGABENSTELLUNG UND ZIELE 3 1.3 GLIEDERUNG DER ARBEIT 4 2 TESTEN VON DIGITALEN SCHALTUNGEN 7 2.1 GRUNDLAGEN 8 2.1.1 EINFUEHRUNG 8 2.1.2 FEHLERMODELLE 9 2.1.3 FEHLERDETEKTION 13 2.1.4 ENTWURF FUER GUTE TESTBARKEIT 16 2.2 EINGEBETTETER SELBSTTEST 19 2.2.1 TESTMUSTERGENERIERUNG 20 2.2.2 ANALYSE DER AUSGABE 23 2.2.3 ARCHITEKTUREN FUER DEN EINGEBETTETEN SELBSTTEST 25 2.3 IEEESTANDARD 1149.1 33 2.3.1 PRINZIPIELLE FUNKTIONSWEISE 33 2.3.2 ANWENDUNG DES BOUNDARY SCAN 34 2.3.3 BOUNDARY SCAN-ZELLEN 36 2.3.4 ARCHITEKTUR 37 2.3.5 TESTKOMMANDOS 40 2.4 IEEEP1500 42 2.4.1 SKALIERBARE ARCHITEKTUR FUER DAS TESTEN VON SOCS 42 -I- 11 INHALTSVERZEICHNIS 2.4.2 P1500WRAPPER BOUNDARY REGISTER 43 2.4.3 SERIELLE KONTROLLSCHNITTSTELLE 46 2.4.4 EINHUELLEN DES CORES IN EINEN WRAPPER NACH P1500 47 3 DEBUGGEN VON INTEGRIERTEN SYSTEMEN 49 3.1 GRUNDLAGEN 49 3.2 HARDWAREBASIERTES DEBUGGEN 50 3.3 DEBUGGEN VON MIKROKONTROLLERN 51 3.3.1 DIE ARM7TDMI DEBUG-ARCHITEKTUR 52 3.3.2 IEEE-ISTO 5001 54 3.4 DEBUGGEN VON REKONFIGURIERBARER HARDWARE 57 3.4.1 ALTERA SIGNALTAP II 59 3.4.2 XILINX CHIPSCOPE PRO 60 3.4.3 SYNPLICITY IDENTIFY 62 3.5 ASIC DEBUGGING 62 3.5.1 FIRST SILICON SOLUTIONS MULTI-CORE EMBEDDED DEBUG 65 4 INTEGRIERTE ARCHITEKTUR ZUM TESTEN UND DEBUGGEN 67 4.1 MOTIVATION 67 4.2 ENTWURFSZIELE 68 4.3 ARCHITEKTURENTWURF 69 4.3.1 UEBERSICHT 69 4.3.2 TESTMUSTERGENERATOR 70 4.3.3 SIGNATURANALYSATOR 71 4.3.4 WATCHDOG 72 4.3.5 BUSANALYSATOR 73 4.3.6 KONTROLLER 73 4.3.7 SPEICHER 79 4.3.8 SERIELLE SCHNITTSTELLE 80 4.3.9 TAKTSTEUERUNG 81 4.4 ANSCHLUSS VON INTERNEN REGISTERN AN DEN BUSANALYSATOR 82 INHALTSVERZEICHNIS HI 4.5 MOEGLICHE VARIATIONEN DER INTEGRIERTEN EINHEIT 84 5 HIERARCHISCHE ERWEITERUNG FUER NETWORK-ON-CHIP-INTEGRATION 87 5.1 MEHRERE SCAN-REGISTER PRO MODUL 87 5.2 INTEGRATION DER TEST- UND DEBUG-EINHEIT IN SOCS 89 5.2.1 BUS-BASIERTE SOC-TOPOLOGIEN 89 5.2.2 NETWORK-ON-CHIP-BASIERTE SOC-TOPOLOGIEN 92 5.2.3 DEBUG-MASTER-EINHEIT 95 5.3 TESTEN VON VERBINDUNGSLEITUNGEN 96 6 HARDWAREBASIERTE AKTIVITAETSANALYSE 99 6.1 UEBERSICHT 99 6.2 MODELLE FUER DIE LEISTUNGSABSCHAETZUNG 100 6.2.1 LEISTUNGSABSCHAETZUNG FUER PROZESSIERENDE ELEMENTE 100 6.2.2 LEISTUNGSABSCHAETZUNG FUER BUSSE 101 6.3 AKTIVITAETSABSCHAETZUNG 102 6.3.1 MODELL FUER GAUSSVERTEILTE SIGNALAKTIVITAET 103 6.3.2 MODELL FUER BELIEBIGE SIGNALAKTIVITAET 104 6.4 HARDWAREMESSMODUL 106 6.4.1 MESSUNG DER TRANSITIONSAKTIVITAET 106 6.4.2 MESSUNG DER AEQUIVALENTEN RAEUMLICHEN TRANSITIONSAKTIVITAET 106 6.4.3 ABSCHAETZUNG DER HARDWAREKOSTEN 109 6.4.4 VERWENDUNG DER TEST-UND DEBUG-EINHEIT 109 7 SYNTHESEERGEBNISSE UND APPLIKATIONSBEISPIELE 111 7.1 SYNTHESEERGEBNISSE 111 7.1.1 SYNTHESE DER TEST-UND DEBUG-EINHEIT 112 7.1.2 SYNTHESE DES AKTIVITAETSZAEHLERS 114 7.2 APPLIKATIONSBEISPIELE 115 7.2.1 ANWENDUNGSBEISPIEL FUER DIE TEST-UND DEBUG-EINHEIT 115 7.2.2 ANWENDUNGSBEISPIEL FUER DEN AKTIVITAETSZAEHLER 119 7.3 BEWERTUNG DER ERGEBNISSE 121 IV INHALTSVERZEICHNIS 7.3.1 TEST-UND DEBUG-EINHEIT 121 7.3.2 AKTIVITAETSZAEHLER 121 8 ZUSAMMENFASSUNG UND AUSBLICK 123 8.1 ZUSAMMENFASSUNG DER ARBEIT 123 8.2 AUSBLICK 124
any_adam_object	1
author	Ludewig, Ralf
author_facet	Ludewig, Ralf
author_role	aut
author_sort	Ludewig, Ralf
author_variant	r l rl
building	Verbundindex
bvnumber	BV021312332
classification_tum	ELT 359d
ctrlnum	(OCoLC)179977740 (DE-599)BVBBV021312332
discipline	Elektrotechnik / Elektronik / Nachrichtentechnik
edition	1. Aufl.
format	Thesis Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02063nam a2200493 c 4500</leader><controlfield tag="001">BV021312332</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20060227 </controlfield><controlfield tag="007">t\|</controlfield><controlfield tag="008">060130s2006 xx a\|\|\| m\|\|\| 00\|\|\| ger d</controlfield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3832247505</subfield><subfield code="c">Pb. : EUR 45.80, EUR 45.80 (AT), sfr 91.60</subfield><subfield code="9">3-8322-4750-5</subfield></datafield><datafield tag="024" ind1="3" ind2=" "><subfield code="a">9783832247508</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)179977740</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV021312332</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 359d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Ludewig, Ralf</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Integrierte Architektur für das Testen und Debuggen von System-on-Chips</subfield><subfield code="c">Ralf Ludewig</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">1. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Herzogenrath</subfield><subfield code="b">Shaker</subfield><subfield code="c">2006</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">133 S.</subfield><subfield code="b">Ill.</subfield><subfield code="c">210 mm x 148 mm, 224 gr.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Berichte aus der Elektrotechnik</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="a">Technische Universität Darmstadt, Diss., 2005</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Built-in self test</subfield><subfield code="0">(DE-588)4516486-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Debugging</subfield><subfield code="0">(DE-588)4148954-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">System-on-Chip</subfield><subfield code="0">(DE-588)4740357-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Wiederverwendung</subfield><subfield code="0">(DE-588)4240291-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Testmustergenerator</subfield><subfield code="0">(DE-588)4210166-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Entwurfsautomation</subfield><subfield code="0">(DE-588)4312536-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">System-on-Chip</subfield><subfield code="0">(DE-588)4740357-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Debugging</subfield><subfield code="0">(DE-588)4148954-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Built-in self test</subfield><subfield code="0">(DE-588)4516486-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="4"><subfield code="a">Testmustergenerator</subfield><subfield code="0">(DE-588)4210166-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="5"><subfield code="a">Wiederverwendung</subfield><subfield code="0">(DE-588)4240291-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HEBIS Datenaustausch Darmstadt</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014632870&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-014632870</subfield></datafield></record></collection>
genre	(DE-588)4113937-9 Hochschulschrift gnd-content
genre_facet	Hochschulschrift
id	DE-604.BV021312332
illustrated	Illustrated
indexdate	2024-12-20T12:33:08Z
institution	BVB
isbn	3832247505
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-014632870
oclc_num	179977740
open_access_boolean
owner	DE-91 DE-BY-TUM
owner_facet	DE-91 DE-BY-TUM
physical	133 S. Ill. 210 mm x 148 mm, 224 gr.
publishDate	2006
publishDateSearch	2006
publishDateSort	2006
publisher	Shaker
record_format	marc
series2	Berichte aus der Elektrotechnik
spellingShingle	Ludewig, Ralf Integrierte Architektur für das Testen und Debuggen von System-on-Chips Entwurfsautomation (DE-588)4312536-0 gnd Built-in self test (DE-588)4516486-1 gnd Debugging (DE-588)4148954-8 gnd System-on-Chip (DE-588)4740357-3 gnd Wiederverwendung (DE-588)4240291-8 gnd Testmustergenerator (DE-588)4210166-9 gnd
subject_GND	(DE-588)4312536-0 (DE-588)4516486-1 (DE-588)4148954-8 (DE-588)4740357-3 (DE-588)4240291-8 (DE-588)4210166-9 (DE-588)4113937-9
title	Integrierte Architektur für das Testen und Debuggen von System-on-Chips
title_auth	Integrierte Architektur für das Testen und Debuggen von System-on-Chips
title_exact_search	Integrierte Architektur für das Testen und Debuggen von System-on-Chips
title_full	Integrierte Architektur für das Testen und Debuggen von System-on-Chips Ralf Ludewig
title_fullStr	Integrierte Architektur für das Testen und Debuggen von System-on-Chips Ralf Ludewig
title_full_unstemmed	Integrierte Architektur für das Testen und Debuggen von System-on-Chips Ralf Ludewig
title_short	Integrierte Architektur für das Testen und Debuggen von System-on-Chips
title_sort	integrierte architektur fur das testen und debuggen von system on chips
topic	Entwurfsautomation (DE-588)4312536-0 gnd Built-in self test (DE-588)4516486-1 gnd Debugging (DE-588)4148954-8 gnd System-on-Chip (DE-588)4740357-3 gnd Wiederverwendung (DE-588)4240291-8 gnd Testmustergenerator (DE-588)4210166-9 gnd
topic_facet	Entwurfsautomation Built-in self test Debugging System-on-Chip Wiederverwendung Testmustergenerator Hochschulschrift
url	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=014632870&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT ludewigralf integriertearchitekturfurdastestenunddebuggenvonsystemonchips

Verfügbarkeit

Bestellen (Login erforderlich)

Inhaltsverzeichnis
Paper/Kapitel scannen lassen

Teilbibliothek Stammgelände

Bestandsangaben von Teilbibliothek Stammgelände
Signatur:	0002 ELT 359d 2006 A 2133 Lageplan
Exemplar 1	Ausleihbar Am Standort