Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene:
Gespeichert in:
| Beteilige Person: | |
|---|---|
| Format: | Buch |
| Sprache: | Deutsch |
| Veröffentlicht: |
München
Hieronymus Buchreproduktions GmbH
2003
|
| Ausgabe: | 1. Aufl. |
| Schlagwörter: | |
| Links: | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010225155&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| Beschreibung: | Zugl.: München, Techn. Univ., Diss. |
| Umfang: | VII, 113 S. Tab. u. schw.-w. Abb. : 210 mm x 150 mm, 180 gr. |
| ISBN: | 3897912953 |
Internformat
MARC
| LEADER | 00000nam a2200000 c 4500 | ||
|---|---|---|---|
| 001 | BV016550586 | ||
| 003 | DE-604 | ||
| 005 | 20030307 | ||
| 007 | t| | ||
| 008 | 030225s2003 xx ad|| m||| 00||| ger d | ||
| 016 | 7 | |a 966332695 |2 DE-101 | |
| 020 | |a 3897912953 |9 3-89791-295-3 | ||
| 035 | |a (OCoLC)643785817 | ||
| 035 | |a (DE-599)BVBBV016550586 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 049 | |a DE-12 | ||
| 100 | 1 | |a Fröhlich, Norbert |e Verfasser |4 aut | |
| 245 | 1 | 0 | |a Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene |c Norbert Fröhlich |
| 250 | |a 1. Aufl. | ||
| 264 | 1 | |a München |b Hieronymus Buchreproduktions GmbH |c 2003 | |
| 300 | |a VII, 113 S. |b Tab. u. schw.-w. Abb. : 210 mm x 150 mm, 180 gr. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 500 | |a Zugl.: München, Techn. Univ., Diss. | ||
| 650 | 0 | 7 | |a Logiksimulation |0 (DE-588)4305935-1 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Partitionierung |0 (DE-588)4139496-3 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Simulation |0 (DE-588)4055072-2 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Paralleler Algorithmus |0 (DE-588)4193615-2 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a VLSI |0 (DE-588)4117388-0 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a VLSI |0 (DE-588)4117388-0 |D s |
| 689 | 0 | 1 | |a Logiksimulation |0 (DE-588)4305935-1 |D s |
| 689 | 0 | 2 | |a Partitionierung |0 (DE-588)4139496-3 |D s |
| 689 | 0 | 3 | |a Paralleler Algorithmus |0 (DE-588)4193615-2 |D s |
| 689 | 0 | |5 DE-604 | |
| 689 | 1 | 0 | |a Schaltungsentwurf |0 (DE-588)4179389-4 |D s |
| 689 | 1 | 1 | |a Simulation |0 (DE-588)4055072-2 |D s |
| 689 | 1 | 2 | |a Partitionierung |0 (DE-588)4139496-3 |D s |
| 689 | 1 | |8 1\p |5 DE-604 | |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010225155&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 883 | 1 | |8 1\p |a cgwrk |d 20201028 |q DE-101 |u https://d-nb.info/provenance/plan#cgwrk | |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-010225155 | |
Datensatz im Suchindex
| _version_ | 1818957629498589184 |
|---|---|
| any_adam_object | 1 |
| author | Fröhlich, Norbert |
| author_facet | Fröhlich, Norbert |
| author_role | aut |
| author_sort | Fröhlich, Norbert |
| author_variant | n f nf |
| building | Verbundindex |
| bvnumber | BV016550586 |
| ctrlnum | (OCoLC)643785817 (DE-599)BVBBV016550586 |
| edition | 1. Aufl. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02140nam a2200505 c 4500</leader><controlfield tag="001">BV016550586</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20030307 </controlfield><controlfield tag="007">t|</controlfield><controlfield tag="008">030225s2003 xx ad|| m||| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">966332695</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3897912953</subfield><subfield code="9">3-89791-295-3</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)643785817</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV016550586</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-12</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Fröhlich, Norbert</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene</subfield><subfield code="c">Norbert Fröhlich</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">1. Aufl.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München</subfield><subfield code="b">Hieronymus Buchreproduktions GmbH</subfield><subfield code="c">2003</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">VII, 113 S.</subfield><subfield code="b">Tab. u. schw.-w. Abb. : 210 mm x 150 mm, 180 gr.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Zugl.: München, Techn. Univ., Diss.</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logiksimulation</subfield><subfield code="0">(DE-588)4305935-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Partitionierung</subfield><subfield code="0">(DE-588)4139496-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Simulation</subfield><subfield code="0">(DE-588)4055072-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Paralleler Algorithmus</subfield><subfield code="0">(DE-588)4193615-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Logiksimulation</subfield><subfield code="0">(DE-588)4305935-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Partitionierung</subfield><subfield code="0">(DE-588)4139496-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Paralleler Algorithmus</subfield><subfield code="0">(DE-588)4193615-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Simulation</subfield><subfield code="0">(DE-588)4055072-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Partitionierung</subfield><subfield code="0">(DE-588)4139496-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010225155&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-010225155</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV016550586 |
| illustrated | Illustrated |
| indexdate | 2024-12-20T11:12:53Z |
| institution | BVB |
| isbn | 3897912953 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-010225155 |
| oclc_num | 643785817 |
| open_access_boolean | |
| owner | DE-12 |
| owner_facet | DE-12 |
| physical | VII, 113 S. Tab. u. schw.-w. Abb. : 210 mm x 150 mm, 180 gr. |
| publishDate | 2003 |
| publishDateSearch | 2003 |
| publishDateSort | 2003 |
| publisher | Hieronymus Buchreproduktions GmbH |
| record_format | marc |
| spelling | Fröhlich, Norbert Verfasser aut Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene Norbert Fröhlich 1. Aufl. München Hieronymus Buchreproduktions GmbH 2003 VII, 113 S. Tab. u. schw.-w. Abb. : 210 mm x 150 mm, 180 gr. txt rdacontent n rdamedia nc rdacarrier Zugl.: München, Techn. Univ., Diss. Logiksimulation (DE-588)4305935-1 gnd rswk-swf Partitionierung (DE-588)4139496-3 gnd rswk-swf Schaltungsentwurf (DE-588)4179389-4 gnd rswk-swf Simulation (DE-588)4055072-2 gnd rswk-swf Paralleler Algorithmus (DE-588)4193615-2 gnd rswk-swf VLSI (DE-588)4117388-0 gnd rswk-swf (DE-588)4113937-9 Hochschulschrift gnd-content VLSI (DE-588)4117388-0 s Logiksimulation (DE-588)4305935-1 s Partitionierung (DE-588)4139496-3 s Paralleler Algorithmus (DE-588)4193615-2 s DE-604 Schaltungsentwurf (DE-588)4179389-4 s Simulation (DE-588)4055072-2 s 1\p DE-604 DNB Datenaustausch application/pdf http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010225155&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA Inhaltsverzeichnis 1\p cgwrk 20201028 DE-101 https://d-nb.info/provenance/plan#cgwrk |
| spellingShingle | Fröhlich, Norbert Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene Logiksimulation (DE-588)4305935-1 gnd Partitionierung (DE-588)4139496-3 gnd Schaltungsentwurf (DE-588)4179389-4 gnd Simulation (DE-588)4055072-2 gnd Paralleler Algorithmus (DE-588)4193615-2 gnd VLSI (DE-588)4117388-0 gnd |
| subject_GND | (DE-588)4305935-1 (DE-588)4139496-3 (DE-588)4179389-4 (DE-588)4055072-2 (DE-588)4193615-2 (DE-588)4117388-0 (DE-588)4113937-9 |
| title | Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene |
| title_auth | Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene |
| title_exact_search | Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene |
| title_full | Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene Norbert Fröhlich |
| title_fullStr | Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene Norbert Fröhlich |
| title_full_unstemmed | Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene Norbert Fröhlich |
| title_short | Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene |
| title_sort | verfahren zum schaltungspartitionieren fur die parallele simulation auf transistorebene |
| topic | Logiksimulation (DE-588)4305935-1 gnd Partitionierung (DE-588)4139496-3 gnd Schaltungsentwurf (DE-588)4179389-4 gnd Simulation (DE-588)4055072-2 gnd Paralleler Algorithmus (DE-588)4193615-2 gnd VLSI (DE-588)4117388-0 gnd |
| topic_facet | Logiksimulation Partitionierung Schaltungsentwurf Simulation Paralleler Algorithmus VLSI Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010225155&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| work_keys_str_mv | AT frohlichnorbert verfahrenzumschaltungspartitionierenfurdieparallelesimulationauftransistorebene |