Verfügbarkeit: Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene

Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene:

Gespeichert in:

Bibliographische Detailangaben
Beteilige Person:	Fröhlich, Norbert (VerfasserIn)
Format:	Buch
Sprache:	Deutsch
Veröffentlicht:	2002
Schlagwörter:	Schaltungsentwurf Logiksimulation Simulation Paralleler Algorithmus VLSI Partitionierung Hochschulschrift
Links:	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010126903&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
Beschreibung:	München, Techn. Univ., Diss., 2002
Umfang:	VII, 113 S. graph. Darst.

Internformat

MARC


LEADER	00000nam a2200000 c 4500
001	BV015775203
003	DE-604
005	20031119
007	t\|
008	021219s2002 xx d\|\|\| m\|\|\| 00\|\|\| ger d
016	7		\|a 966071387 \|2 DE-101
035			\|a (OCoLC)249273130
035			\|a (DE-599)BVBBV015775203
040			\|a DE-604 \|b ger \|e rakwb
041	0		\|a ger
049			\|a DE-91 \|a DE-12
084			\|a ELT 272d \|2 stub
100	1		\|a Fröhlich, Norbert \|e Verfasser \|4 aut
245	1	0	\|a Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene \|c Norbert Fröhlich
264		1	\|c 2002
300			\|a VII, 113 S. \|b graph. Darst.
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
500			\|a München, Techn. Univ., Diss., 2002
650	0	7	\|a Schaltungsentwurf \|0 (DE-588)4179389-4 \|2 gnd \|9 rswk-swf
650	0	7	\|a Logiksimulation \|0 (DE-588)4305935-1 \|2 gnd \|9 rswk-swf
650	0	7	\|a Simulation \|0 (DE-588)4055072-2 \|2 gnd \|9 rswk-swf
650	0	7	\|a Paralleler Algorithmus \|0 (DE-588)4193615-2 \|2 gnd \|9 rswk-swf
650	0	7	\|a VLSI \|0 (DE-588)4117388-0 \|2 gnd \|9 rswk-swf
650	0	7	\|a Partitionierung \|0 (DE-588)4139496-3 \|2 gnd \|9 rswk-swf
655		7	\|0 (DE-588)4113937-9 \|a Hochschulschrift \|2 gnd-content
689	0	0	\|a Schaltungsentwurf \|0 (DE-588)4179389-4 \|D s
689	0	1	\|a Simulation \|0 (DE-588)4055072-2 \|D s
689	0	2	\|a Partitionierung \|0 (DE-588)4139496-3 \|D s
689	0		\|5 DE-604
689	1	0	\|a VLSI \|0 (DE-588)4117388-0 \|D s
689	1	1	\|a Logiksimulation \|0 (DE-588)4305935-1 \|D s
689	1	2	\|a Partitionierung \|0 (DE-588)4139496-3 \|D s
689	1	3	\|a Paralleler Algorithmus \|0 (DE-588)4193615-2 \|D s
689	1		\|5 DE-604
856	4	2	\|m DNB Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010126903&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
943	1		\|a oai:aleph.bib-bvb.de:BVB01-010126903

Datensatz im Suchindex

DE-BY-TUM_call_number	0001 DM 22651
DE-BY-TUM_katkey	1335635
DE-BY-TUM_location	Mag
DE-BY-TUM_media_number	040005306030
_version_	1821931520787480576
adam_text	INHALTSVERZEICHNIS 1 EINLEITUNG 1 1.1 STAND DER TECHNIK. 3 1.1.1 PARALLELE SIMULATION AUF TRANSISTOREBENE ^ . 3 1.1.2 SCHALTUNGSPARTITIONIEREN FUER DIE PARALLELE SIMULATION. 5 1.1.3 GRAPHENPARTITIONIEREN . 1 1.2 ZIELE DER ARBEIT. 16 2 PARALLELE SIMULATION AUF TVANSISTOREBENE 19 2.1 MODIFIZIERTE KNOTENPOTENZIALANALYSE UND AUFTRENNUNG. 19 2.2 PRINZIP DER PARALLELEN SIMULATION. 24 2.3 SPULEN-SPANNUNGSQUELLEN-SCHLEIFEN. 27 2.4 PARTITIONIERANFORDERUNGEN. 28 3 AUFBEREITEN DER NETZLISTE 31 3.1 BERUECKSICHTIGEN VON HIERARCHIEN. 32 3.2 EXTRAHIEREN DER SCHALTUNGSSTRUKTUR. 33 3.3 ENTFERNEN GEERDETER SPANNUNGSQUELLEN. 34 3.4 KOPPELN VON ELEMENTEN. 35 3.5 UNTERBINDEN VON UNZULAESSIGEN SCHNITTEN. 37 3.6 ERZEUGEN DES HYPERGRAPHEN. 40 3.7 VERARBEITEN DES PARTITIONIEREIGEBNISSES. 41 I BIBLIOGRAFISCHE INFORMATIONEN HTTP://D-NB.INFO/966071387 II INHALTSVERZEICHNIS 4 PARTITIONIEREN DER NETZLISTE 43 4.1 PROBLEMBESCHREIBUNG. 43 4.2 UEBERBLICK UEBER DAS VERFAHREN. 44 4.3 VERGROEBERUNGSPHASE - INITIALPARTITIONIERUNG . 45 4.3.1 SCHALTUNGSMODELLIERUNG. 45 4.3.2 CLUSTERBILDEN DURCH KNOTENZUSAMMENFASSEN. 49 4.3.3 PARTITIONSZUORDNUNG. 56 4.4 VERFEINERUNGSPHASE - KNOTENVERSCHIEBEN. 59 \ 4.4.1 SCHALTUNGSMODELLIERUNG. 60 4.4.2 GRANULARITAET DES GRAPHEN. 60 4.4.3 GEWINNBERECHNUNG. 61 4.4.4 KOSTENFUNKTIONEN. 63 4.4.5 BILDEN EINER VERTAUSCHUNGSSEQUENZ. 68 4.4.6 GESAMTABLAUF DES KNOTENVERSCHIEBENS. 69 5 ERGEBNISSE 71 I 5.1 BEISPIELSCHALTUNGEN. 71 5.2 NETZLISTENAUFBEREITUNG. 72 5.3 ANALYTISCHES PARTITIONIERVERFAHREN SEAPART. 74 5.4 PARAMETERAUSWIRKUNGEN IN COPART. 74 5.4.1 SCHWELLWERT ZWISCHEN CLIQUEN-UND NETZKNOTENDARSTELLUNG . 74 5.4.2 ANZAHL DER INITIALPARTITIONIERLAEUFE UND GROESSENBESCHRAENKUNG . 77 5.4.3 BALANCEFAKTOR SS. 80 5.4.4 AUFLOESUNGSGRADE AX . 81 5.4.5 VERGLEICH VON INITIALPARTITIONIERUNG UND ENDERGEBNIS. 83 5.5 VERGLEICH VON COPART UND METIS. 85 5.6 PARALLELE SIMULATION. 88 INHALTSVERZEICHNIS M ZUSAMMENFASSUNG 93 LITERATURVERZEICHNIS 97 A VEREINBARUNGEN UND FORMELZEICHEN 109 A.L VEREINBARUNGEN. 109 A.2 FORMELZEICHEN. 109 KURZFASSUNG 113
any_adam_object	1
author	Fröhlich, Norbert
author_facet	Fröhlich, Norbert
author_role	aut
author_sort	Fröhlich, Norbert
author_variant	n f nf
building	Verbundindex
bvnumber	BV015775203
classification_tum	ELT 272d
ctrlnum	(OCoLC)249273130 (DE-599)BVBBV015775203
discipline	Elektrotechnik / Elektronik / Nachrichtentechnik
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>00000nam a2200000 c 4500</leader><controlfield tag="001">BV015775203</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20031119</controlfield><controlfield tag="007">t\|</controlfield><controlfield tag="008">021219s2002 xx d\|\|\| m\|\|\| 00\|\|\| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">966071387</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)249273130</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV015775203</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakwb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-12</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 272d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Fröhlich, Norbert</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene</subfield><subfield code="c">Norbert Fröhlich</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="c">2002</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">VII, 113 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">München, Techn. Univ., Diss., 2002</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Logiksimulation</subfield><subfield code="0">(DE-588)4305935-1</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Simulation</subfield><subfield code="0">(DE-588)4055072-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Paralleler Algorithmus</subfield><subfield code="0">(DE-588)4193615-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Partitionierung</subfield><subfield code="0">(DE-588)4139496-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Simulation</subfield><subfield code="0">(DE-588)4055072-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Partitionierung</subfield><subfield code="0">(DE-588)4139496-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">Logiksimulation</subfield><subfield code="0">(DE-588)4305935-1</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Partitionierung</subfield><subfield code="0">(DE-588)4139496-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="3"><subfield code="a">Paralleler Algorithmus</subfield><subfield code="0">(DE-588)4193615-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010126903&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-010126903</subfield></datafield></record></collection>
genre	(DE-588)4113937-9 Hochschulschrift gnd-content
genre_facet	Hochschulschrift
id	DE-604.BV015775203
illustrated	Illustrated
indexdate	2025-01-11T12:07:59Z
institution	BVB
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-010126903
oclc_num	249273130
open_access_boolean
owner	DE-91 DE-BY-TUM DE-12
owner_facet	DE-91 DE-BY-TUM DE-12
physical	VII, 113 S. graph. Darst.
publishDate	2002
publishDateSearch	2002
publishDateSort	2002
record_format	marc
spellingShingle	Fröhlich, Norbert Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene Schaltungsentwurf (DE-588)4179389-4 gnd Logiksimulation (DE-588)4305935-1 gnd Simulation (DE-588)4055072-2 gnd Paralleler Algorithmus (DE-588)4193615-2 gnd VLSI (DE-588)4117388-0 gnd Partitionierung (DE-588)4139496-3 gnd
subject_GND	(DE-588)4179389-4 (DE-588)4305935-1 (DE-588)4055072-2 (DE-588)4193615-2 (DE-588)4117388-0 (DE-588)4139496-3 (DE-588)4113937-9
title	Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene
title_auth	Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene
title_exact_search	Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene
title_full	Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene Norbert Fröhlich
title_fullStr	Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene Norbert Fröhlich
title_full_unstemmed	Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene Norbert Fröhlich
title_short	Verfahren zum Schaltungspartitionieren für die parallele Simulation auf Transistorebene
title_sort	verfahren zum schaltungspartitionieren fur die parallele simulation auf transistorebene
topic	Schaltungsentwurf (DE-588)4179389-4 gnd Logiksimulation (DE-588)4305935-1 gnd Simulation (DE-588)4055072-2 gnd Paralleler Algorithmus (DE-588)4193615-2 gnd VLSI (DE-588)4117388-0 gnd Partitionierung (DE-588)4139496-3 gnd
topic_facet	Schaltungsentwurf Logiksimulation Simulation Paralleler Algorithmus VLSI Partitionierung Hochschulschrift
url	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=010126903&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT frohlichnorbert verfahrenzumschaltungspartitionierenfurdieparallelesimulationauftransistorebene

Verfügbarkeit

Bestellen (Login erforderlich)

Inhaltsverzeichnis
Paper/Kapitel scannen lassen

Bibliotheksmagazin

Bestandsangaben von Bibliotheksmagazin
Signatur:	0001 DM 22651 Lageplan
Exemplar 1	Ausleihbar Am Standort