Verfügbarkeit: Algorithmen und Schaltungsarchitekturen zur Maximum a Posteriori Faltungsdecodierung

Algorithmen und Schaltungsarchitekturen zur Maximum a Posteriori Faltungsdecodierung:

Gespeichert in:

Bibliographische Detailangaben
Beteilige Person:	Dawid, Herbert 1969- (VerfasserIn)
Format:	Buch
Sprache:	Deutsch
Veröffentlicht:	Aachen Shaker 1996
Ausgabe:	Als Ms. gedr.
Schriftenreihe:	Berichte aus der Elektrotechnik
Schlagwörter:	VLSI Algorithmus Faltungscode Decodierung Hochschulschrift
Links:	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007237681&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
Beschreibung:	Zugl.: Aachen, Techn. Hochsch., Diss., 1996
Umfang:	IV, 121 S.
ISBN:	3826515404

Internformat

MARC


LEADER	00000nam a2200000 c 4500
001	BV010828999
003	DE-604
005	19980119
007	t\|
008	960624s1996 gw m\|\|\| 00\|\|\| ger d
016	7		\|a 947873864 \|2 DE-101
020			\|a 3826515404 \|c kart. : DM 89.00, sfr 89.00, S 619.00 \|9 3-8265-1540-4
035			\|a (OCoLC)75749288
035			\|a (DE-599)BVBBV010828999
040			\|a DE-604 \|b ger \|e rakddb
041	0		\|a ger
044			\|a gw \|c DE
049			\|a DE-91 \|a DE-11
084			\|a ZN 4950 \|0 (DE-625)157424: \|2 rvk
084			\|a ELT 520d \|2 stub
100	1		\|a Dawid, Herbert \|d 1969- \|e Verfasser \|0 (DE-588)12084284X \|4 aut
245	1	0	\|a Algorithmen und Schaltungsarchitekturen zur Maximum a Posteriori Faltungsdecodierung \|c Herbert Dawid
250			\|a Als Ms. gedr.
264		1	\|a Aachen \|b Shaker \|c 1996
300			\|a IV, 121 S.
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
490	0		\|a Berichte aus der Elektrotechnik
500			\|a Zugl.: Aachen, Techn. Hochsch., Diss., 1996
650	0	7	\|a VLSI \|0 (DE-588)4117388-0 \|2 gnd \|9 rswk-swf
650	0	7	\|a Algorithmus \|0 (DE-588)4001183-5 \|2 gnd \|9 rswk-swf
650	0	7	\|a Faltungscode \|0 (DE-588)4331752-2 \|2 gnd \|9 rswk-swf
650	0	7	\|a Decodierung \|0 (DE-588)4148976-7 \|2 gnd \|9 rswk-swf
655		7	\|0 (DE-588)4113937-9 \|a Hochschulschrift \|2 gnd-content
689	0	0	\|a Faltungscode \|0 (DE-588)4331752-2 \|D s
689	0	1	\|a Decodierung \|0 (DE-588)4148976-7 \|D s
689	0	2	\|a VLSI \|0 (DE-588)4117388-0 \|D s
689	0	3	\|a Algorithmus \|0 (DE-588)4001183-5 \|D s
689	0		\|5 DE-604
856	4	2	\|m DNB Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007237681&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
943	1		\|a oai:aleph.bib-bvb.de:BVB01-007237681

Datensatz im Suchindex

DE-BY-TUM_call_number	0001 97 A 1081 0001 08.2002 A 41
DE-BY-TUM_katkey	844441
DE-BY-TUM_location	Mag
DE-BY-TUM_media_number	040001931733 040004450931
_version_	1821931148656246784
any_adam_object	1
author	Dawid, Herbert 1969-
author_GND	(DE-588)12084284X
author_facet	Dawid, Herbert 1969-
author_role	aut
author_sort	Dawid, Herbert 1969-
author_variant	h d hd
building	Verbundindex
bvnumber	BV010828999
classification_rvk	ZN 4950
classification_tum	ELT 520d
ctrlnum	(OCoLC)75749288 (DE-599)BVBBV010828999
discipline	Elektrotechnik / Elektronik / Nachrichtentechnik
edition	Als Ms. gedr.
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01841nam a2200469 c 4500</leader><controlfield tag="001">BV010828999</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">19980119 </controlfield><controlfield tag="007">t\|</controlfield><controlfield tag="008">960624s1996 gw m\|\|\| 00\|\|\| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">947873864</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3826515404</subfield><subfield code="c">kart. : DM 89.00, sfr 89.00, S 619.00</subfield><subfield code="9">3-8265-1540-4</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)75749288</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV010828999</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-11</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ZN 4950</subfield><subfield code="0">(DE-625)157424:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 520d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Dawid, Herbert</subfield><subfield code="d">1969-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)12084284X</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Algorithmen und Schaltungsarchitekturen zur Maximum a Posteriori Faltungsdecodierung</subfield><subfield code="c">Herbert Dawid</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Als Ms. gedr.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Aachen</subfield><subfield code="b">Shaker</subfield><subfield code="c">1996</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">IV, 121 S.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Berichte aus der Elektrotechnik</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Zugl.: Aachen, Techn. Hochsch., Diss., 1996</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Algorithmus</subfield><subfield code="0">(DE-588)4001183-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Faltungscode</subfield><subfield code="0">(DE-588)4331752-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Decodierung</subfield><subfield code="0">(DE-588)4148976-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Faltungscode</subfield><subfield code="0">(DE-588)4331752-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Decodierung</subfield><subfield code="0">(DE-588)4148976-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Algorithmus</subfield><subfield code="0">(DE-588)4001183-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007237681&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-007237681</subfield></datafield></record></collection>
genre	(DE-588)4113937-9 Hochschulschrift gnd-content
genre_facet	Hochschulschrift
id	DE-604.BV010828999
illustrated	Not Illustrated
indexdate	2024-12-20T10:01:30Z
institution	BVB
isbn	3826515404
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-007237681
oclc_num	75749288
open_access_boolean
owner	DE-91 DE-BY-TUM DE-11
owner_facet	DE-91 DE-BY-TUM DE-11
physical	IV, 121 S.
publishDate	1996
publishDateSearch	1996
publishDateSort	1996
publisher	Shaker
record_format	marc
series2	Berichte aus der Elektrotechnik
spellingShingle	Dawid, Herbert 1969- Algorithmen und Schaltungsarchitekturen zur Maximum a Posteriori Faltungsdecodierung VLSI (DE-588)4117388-0 gnd Algorithmus (DE-588)4001183-5 gnd Faltungscode (DE-588)4331752-2 gnd Decodierung (DE-588)4148976-7 gnd
subject_GND	(DE-588)4117388-0 (DE-588)4001183-5 (DE-588)4331752-2 (DE-588)4148976-7 (DE-588)4113937-9
title	Algorithmen und Schaltungsarchitekturen zur Maximum a Posteriori Faltungsdecodierung
title_auth	Algorithmen und Schaltungsarchitekturen zur Maximum a Posteriori Faltungsdecodierung
title_exact_search	Algorithmen und Schaltungsarchitekturen zur Maximum a Posteriori Faltungsdecodierung
title_full	Algorithmen und Schaltungsarchitekturen zur Maximum a Posteriori Faltungsdecodierung Herbert Dawid
title_fullStr	Algorithmen und Schaltungsarchitekturen zur Maximum a Posteriori Faltungsdecodierung Herbert Dawid
title_full_unstemmed	Algorithmen und Schaltungsarchitekturen zur Maximum a Posteriori Faltungsdecodierung Herbert Dawid
title_short	Algorithmen und Schaltungsarchitekturen zur Maximum a Posteriori Faltungsdecodierung
title_sort	algorithmen und schaltungsarchitekturen zur maximum a posteriori faltungsdecodierung
topic	VLSI (DE-588)4117388-0 gnd Algorithmus (DE-588)4001183-5 gnd Faltungscode (DE-588)4331752-2 gnd Decodierung (DE-588)4148976-7 gnd
topic_facet	VLSI Algorithmus Faltungscode Decodierung Hochschulschrift
url	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=007237681&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT dawidherbert algorithmenundschaltungsarchitekturenzurmaximumaposteriorifaltungsdecodierung

Verfügbarkeit

Bestellen (Login erforderlich)

Inhaltsverzeichnis
Paper/Kapitel scannen lassen

Bibliotheksmagazin

Bestandsangaben von Bibliotheksmagazin
Signatur:	0001 08.2002 A 41 Lageplan 0001 97 A 1081 Lageplan
Exemplar 1	Ausleihbar Am Standort
Exemplar 2	Ausleihbar Ausgeliehen – Rückgabe bis: 31.12.9999