Verfügbarkeit: Computerarchitektur | Technische Universität München

Computerarchitektur: Strukturen, Konzepte, Grundlagen

Gespeichert in:

Bibliographische Detailangaben
Beteiligte Personen:	Tanenbaum, Andrew S. 1944- (VerfasserIn), Goodman, James (VerfasserIn)
Format:	Buch
Sprache:	Deutsch Englisch
Veröffentlicht:	München Pearson Studium 2001
Ausgabe:	4. Aufl., [Nachdr.]
Schriftenreihe:	Informatik : Grundlagen
Schlagwörter:	Computerarchitektur Betriebssystem Datenverarbeitung Rechnerorganisation Computer Lehrbuch
Links:	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009321092&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
Beschreibung:	Literaturverz. S. 711 - 727
Umfang:	772 S. graph. Darst. : 25 cm
ISBN:	3827370167

Internformat

MARC


LEADER	00000nam a2200000 c 4500
001	BV013641622
003	DE-604
005	20040211
007	t\|
008	010306s2001 gw d\|\|\| \|\|\|\| 00\|\|\| ger d
016	7		\|a 960834915 \|2 DE-101
020			\|a 3827370167 \|9 3-8273-7016-7
035			\|a (OCoLC)248429656
035			\|a (DE-599)BVBBV013641622
040			\|a DE-604 \|b ger \|e rakddb
041	1		\|a ger \|h eng
044			\|a gw \|c DE
049			\|a DE-824 \|a DE-91 \|a DE-Aug4 \|a DE-12 \|a DE-210 \|a DE-N2 \|a DE-634 \|a DE-83 \|a DE-11 \|a DE-188
084			\|a ST 150 \|0 (DE-625)143594: \|2 rvk
084			\|a DAT 200f \|2 stub
084			\|a DAT 100f \|2 stub
100	1		\|a Tanenbaum, Andrew S. \|d 1944- \|e Verfasser \|0 (DE-588)120278979 \|4 aut
240	1	0	\|a Structured computer organization
245	1	0	\|a Computerarchitektur \|b Strukturen, Konzepte, Grundlagen \|c Andrew S. Tanenbaum ; James Goodman
250			\|a 4. Aufl., [Nachdr.]
264		1	\|a München \|b Pearson Studium \|c 2001
300			\|a 772 S. \|b graph. Darst. : 25 cm
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
490	0		\|a Informatik : Grundlagen
500			\|a Literaturverz. S. 711 - 727
650		4	\|a Computerarchitektur
650	0	7	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|2 gnd \|9 rswk-swf
650	0	7	\|a Betriebssystem \|0 (DE-588)4006216-8 \|2 gnd \|9 rswk-swf
650	0	7	\|a Datenverarbeitung \|0 (DE-588)4011152-0 \|2 gnd \|9 rswk-swf
650	0	7	\|a Rechnerorganisation \|0 (DE-588)4177175-8 \|2 gnd \|9 rswk-swf
650	0	7	\|a Computer \|0 (DE-588)4070083-5 \|2 gnd \|9 rswk-swf
655		7	\|8 1\p \|0 (DE-588)4123623-3 \|a Lehrbuch \|2 gnd-content
689	0	0	\|a Computerarchitektur \|0 (DE-588)4048717-9 \|D s
689	0	1	\|a Rechnerorganisation \|0 (DE-588)4177175-8 \|D s
689	0	2	\|a Betriebssystem \|0 (DE-588)4006216-8 \|D s
689	0	3	\|a Datenverarbeitung \|0 (DE-588)4011152-0 \|D s
689	0		\|8 2\p \|5 DE-604
689	1	0	\|a Computer \|0 (DE-588)4070083-5 \|D s
689	1		\|8 3\p \|5 DE-604
700	1		\|a Goodman, James \|e Verfasser \|4 aut
856	4	2	\|m HBZ Datenaustausch \|q application/pdf \|u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009321092&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA \|3 Inhaltsverzeichnis
883	1		\|8 1\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk
883	1		\|8 2\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk
883	1		\|8 3\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk
943	1		\|a oai:aleph.bib-bvb.de:BVB01-009321092

Datensatz im Suchindex

DE-BY-TUM_call_number	0002 DAT 200f 08.2001 A 256
DE-BY-TUM_katkey	1227453
DE-BY-TUM_location	00
DE-BY-TUM_media_number	040004812688
_version_	1821931989296480256
adam_text	Titel: Computerarchitektur Autor: Tanenbaum, Andrew S Jahr: 2001 Inhaltsverzeichnis Vorwort ........................................................................................................... 15 1 Einleitung......................................................................................... 19 1.1 Strukturierte Computerorganisation................................................ 20 1.1.1 Sprachen, Ebenen und virtuelle Maschinen.....................................20 1.1.2 Moderne mehrschichtige Maschinen................................................ 23 1.1.3 Evolution mehrschichtiger Maschinen.............................................27 1.2 Meilensteine der Computer-Architektur........................................... 32 1.2.1 Mechanische Computer (1642-1945)................................................ 34 1.2.2 Die erste Generation - Vakuumrohren (1945-1955)........................ 36 1.2.3 Die zweite Generation - Transistoren (1955-1965).......................... 39 1.2.4 Die dritte Generation - integrierte Schaltungen (1965-1980)........ 42 1.2.5 Die vierte Generation - VLSI-Integration (1980- ?)........................44 1.3 Der Computer-Zoo.............................................................................46 1.3.1 Technologische und wirtschaftliche Krafte....................................... 46 1.3.2 Das Computer-Spektrum...................................................................48 1.4 Beispiele von Computer-Familien.....................................................50 1.4.1 Einfuhrung in Pentium II.................................................................. 51 1.4.2 Einfuhrung in UltraSPARC II............................................................ 54 1.4.3 Einfuhrung in picoJava II.................................................................. 56 1.5 Oberblick uber den Rest des Buchs...................................................59 1.6 Aufgaben............................................................................................. 61 2 Aufbau von Computer-Systemen................................................63 2,1 Prozessoren........................................................................................ 63 2.1.1 Aufbau der CPU.................................................................................. 64 2.1.2 Ausfiihrung von Instruktionen.......................................................... 66 2.1.3 RISC kontra CISC............................................................................... 70 2.1.4 Designprinzipien moderner Computer............................................. 72 2.1.5 Parallelitat auf Instruktionsebene.....................................................74 2.1.6 Parallelitat auf Prozessorebene.......................................................... 78 6 Inhaltsverzeichnis 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.2.5 2.2.6 2.3 2.3.1 2.3.2 2.3.3 2.3.4 2.3.5 2.3.6 2.3.7 2.3.8 2.3.9 2.3.10 2.4 2.4.1 2.4.2 2.4.3 2.4.4 2.4.5 2.4.6 2.5 2.6 3 3.1 3.1.1 3.1.2 3.1.3 3.1.4 3.2 Prim re Speicher........................... Bits................................................. Speicheradressen........................... Byteanordnung.............................. Fehlerkorrekturcodes.................... Cache-Speicher.............................. Speicherbaueinheiten und -typen. Sekundare Speicher...................... Speicherhierarchien...................... Magnetplatten................................ Disketten........................................ IDE-Festplatten............................. SCSI-Festplatten........................... RAID............................................... CD-ROM..........................!.............. Einmal beschreibbare CD............. Wiederbeschreibbare CD............... DVD................................................ Eingabe/Ausgabe........................... Busse.............................................. Terminals....................................... Mause............................................. Drucker.......................................... Modems.......................................... Zeichencodes................................. Zusammenfassung......................... Aufgaben........................................ Die digitale logische Ebene.......................... Gates und boolesche Algebra............................. Gates................................................................... Boolesche Algebra.............................................. Implementierung von booleschen Funktionen Schaltungsaquivalenz........................................ Grundlegende digitale logische Schaltungen ... . 82 . 82 . 83 . 85 . 87 . 91 . 95 . 96 . 96 . 97 101 102 103 105 109 113 116 117 119 119 123 131 133 139 142 146 147 153 153 153 156 158 160 164 Inhaltsverzeichnis 7 3.2.1 Integrierte Schaltungen................................................................... 164 3.2.2 Kombinationsschaltungen............................................................... 166 3.2.3 Arithmetische Schaltungen............................................................. 172 3.2.4 T^ktgeber.......................................................................................... 176 3.3 Speicher............................................................................................ 178 3.3.1 Latches.............................................................................................. 178 3.3.2 Flip-Flop-Schaltungen..................................................................... 181 3.3.3 Register............................................................................................. 183 3.3.4 Speicherorganisation....................................................................... 184 3.3.5 Speicherchips................................................................................... 188 3.3.6 RAMundROM.................................................................................. 190 3.4 CPU-Chips und Busse....................................................................... 193 3.4.1 CPU-Chips.........................................................:............................... 193 3.4.2 Computer-Busse............................................................................... 195 3.4.3 Busbreite........................................................................................... 198 3.4.4 Bustaktung....................................................................................... 200 3.4.5 Bus-Arbitration................................................................................. 204 3.4.6 Busoperationen................................................................................ 207 3.5 Beispiele von CPU-Chips.................................................................. 210 3.5.1 Pentium II.........................................................................................210 3.5.2 UltraSPARC II................................................................................... 216 3.5.3 picoJavall......................................................................................... 220 3.6 Beispielbusse.................................................................................... 222 3.6.1 ISA-Bus............................................................................................. 222 3.6.2 PCI-Bus............................................................................................. 224 3.6.3 USB (Universal Serial Bus)...............................................................232 3.7 Schnittstellen................................................................................... 235 3.7.1 E/A-Chips.......................................................................................... 235 3.7.2 Dekodierung von Adressen.............................................................. 237 3.8 Zusammenfassung............................................................................240 3.9 Aufgaben...........................................................................................241 4 Die Mikroarchitekturebene.........................................................247 4.1 Beispiel einer Mikroarchitektur....................................................... 247 4.1.1 DerDatenweg...................................................................................248 8 Inhaltsverzeichnis 4.1.2 Mikroinstruktionen..........................................................................255 4.1.3 Mikroinstruktionssteuerung: Mic-1................................................257 4.2 ISA-Beispiel: IJVM............................................................................ 263 4.2.1 Stapel................................................................................................263 4.2.2 Das UVM-Speichermodell................................................................265 4.2.3 Der IJVM-Befehlsvorrat.................................................................... 267 4.2.4 Java in IJVM kompilieren.................................................................271 4.3 Beispielimplementierung.................................................................273 4.3.1 Mikroinstruktionen und Notation...................................................273 4.3.2 IJVM mit der Mic-1 implementieren...............................................278 4.4 Design der Mikroarchitekturebene..................................................292 4.4.1 Geschwindigkeit gegentiber Kosten................................................293 4.4.2 Reduzierung der Ausfiihrungspfadlange......................................... 295 4.4.3 Design mit Vorauslesen: Mic-2........................................................303 4.4.4 Pipeline-Design: Mic-3.....................................................................307 4.4.5 Siebenstufige Pipeline: Mic-4........................................................... 313 4.5 Leistungsverbesserung.....................................................................317 4.5.1 Cache-Speicher.................................................................................318 4.5.2 Sprungvorhersage............................................................................324 4.5.3 Ausfuhrung aufier der Reihe und Registerumbenennung.............330 4.5.4 Spekulative Ausfuhrung...................................................................336 4.6 Beispiele der Mikroarchitekturebene..............................................339 4.6.1 Die Mikroarchitektur der Pentium-II-CPU.....................................339 4.6.2 Die Mikroarchitektur der UltraSPARC-II-CPU................................344 4.6.3 Die Mikroarchitektur der picoJava-II-CPU......................................348 4.6.4 Pentium, UltraSPARC und picoJava im Vergleich..........................353 4.7 Zusammenfassung............................................................................355 4.8 Aufgaben...........................................................................................356 5 Die ISA-Ebene (Instruction Set Architecture).....................361 5.1 Ubersicht liber die ISA-Ebene..........................................................363 5.1.1 Eigenschaften der ISA-Ebene..........................................................363 5.1.2 Speichermodelle...............................................................................365 5.1.3 Register.............................................................................................367 5.1.4 Instruktionen....................................................................................369 Inhaltsverzeichnis 9 5.1.5 Ubersicht iiber die ISA-Ebene des Pentium II................................. 369 5.1.6 Ubersicht iiber die ISA-Ebene der UltraSPARC II...........................372 5.1.7 Ubersicht iiber die ISA-Ebene der JVM............................................376 5.2 Datentypen........................................................................................377 5.2.1 Numerische Datentypen................................................................... 378 5.2.2 Nicht numerische Datentypen.........................................................379 5.2.3 Datentypen auf dem Pentium II...................................................... 380 5.2.4 Datentypen auf der UltraSPARC II................................................... 380 5.2.5 Datentypen auf der JVM (Java Virtual Machine).............................381 5.3 Instruktionsformate......................................................................... 382 5.3.1 Designkriterien fur Instruktionsformate........................................383 5.3.2 Opcode-Erweiterung........................................................................ 385 5.3.3 Instruktionsformate des Pentium II................................................ 388 5.3.4 Instruktionsformate der UltraSPARC II..........................................389 5.3.5 Instruktionsformate der JVM...........................................................391 5.4 Adressierung.....................................................................................393 5.4.1 Adressiermodi................................................................................... 395 5.4.2 Unmittelbare Adressierung.............................................................. 395 5.4.3 Registeradressierung........................................................................396 5.4.4 Indirekte Registeradressierung........................................................ 396 5.4.5 Indizierte Adressierung.................................................................... 398 5.4.6 Basisindizierte Adressierung............................................................399 5.4.7 Stapeladressierung................................. ..........................................400 5.4.8 Adressiermodi fiir Sprunginstruktionen.........................................404 5.4.9 Orthogonalitat von Opcodes und Adressiermodi............................404 5.4.10 Adressiermodi des Pentium II..........................................................406 5.4.11 Adressiermodi der UltraSPARC II....................................................408 5.4.12 Adressiermodi der JVM..................................................................... 409 5.4.13 Adressiermodi im Vergleich.............................................................409 5.5 Instruktionstypen.............................................................................410 5.5.1 Instruktionen zur Datenbewegung.................................................410 5.5.2 Dyadische Operationen....................................................................411 5.5.3 Monadische Operationen.................................................................413 5.5.4 Vergleiche und bedingte Sprunge....................................................415 5.5.5 Instruktionen fur Prozeduraufrufe..................................................417 10 Inhaltsverzeichnis 5.5.6 Schleifensteuerung.......................................................................... 418 5.5.7 Ein-/Ausgaben.................................................................................. 419 5.5.8 Instruktionen des Pentium II.......................................................... 423 5.5.9 Instruktionen der UltraSPARC II..................................................... 426 5.5.10 Instruktionen der picoJava II...........................................................430 5.5.11 Befehlssatze im Vergleich................................................................ 435 5.6 Ablaufsteuerung...............................................................................436 5.6.1 Sequentielle Ablaufsteuerung und Sprunge................................... 436 5.6.2 Prozeduren....................................................................................... 437 5.6.3 Coroutinen........................................................................................ 442 5.6.4 Traps..................................................................................................445 5.6.5 Interrupts.......................................................................................... 446 5.7 Ausfiihrliches Beispiel: Die Turme von Hanoi................................450 5.7.1 Turme von Hanoi in Assembler fur den Pentium II.......................450 5.7.2 Turme von Hanoi in der UltraSPARC II-Assemblersprache........... 453 5.7.3 Turme von Hanoi in Assemblersprache fur die JVM.......................455 5.8 Die Intel IA-64.................................................................................. 457 5.8.1 Das Problem mit dem Pentium II.................................................... 458 5.8.2 Modell IA-64 und EPIC..................................................................... 460 5.8.3 Pradikation....................................................................................... 461 5.8.4 Spekulative Ladeoperationen...........................................................464 5.8.5 Realitatsprufung............................................................................... 465 5.9 Zusammenfassung............................................................................ 466 5.10 Aufgaben...........................................................................................467 6 Die Ebene der Betriebssystemmaschine.................................475 6.1 Virtueller Speicher...........................................................................476 6.1.1 Paging............................................................................................... 477 6.1.2 Implementierung von Paging..........................................................479 6.1.3 Demand-Paging und Arbeitsmenge.................................................483 6.1.4 Seitenersetzung................................................................................484 6.1.5 SeitengroBe und Fragmentierung................................................... 487 6.1.6 Segmentierung.................................................................................488 6.1.7 Implementierung der Segmentierung............................................ 492 6.1.8 Der virtuelle Speicher des Pentium II............................................. 495 Inhaltsverzeichnis 11 6.1.9 Der virtuelle Speicher der UltraSPARC II....................................... 500 6.1.10 Virtuelle Speicher und Caching....................................................... 503 6.2 Virtuelle E/A-Instruktionen............................................................. 504 6.2.1 Dateien..............................................................................................504 6.2.2 Implementierung virtueller E/A-Instruktionen.............................. 506 6.2.3 Instruktionen fur die Verzeichnisverwaltung................................. 510 6.3 Virtuelle Instruktionen fur parallele Verarbeitung......................... 511 6.3.1 Erstellen von Prozessen...................................................................513 6.3.2 Laufbedingungen.............................................................................. 513 6.3.3 Semaphore zur Synchronisation von Prozessen............................. 518 6.4 Beispiele von Betriebssystemen....................................................... 522 6.4.1 Einleitung......................................................................................... 522 6.4.2 Beispiele von virtuellen Speichern..................................................533 6.4.3 Beispiele virtueller E/A..................................................................... 536 6.4.4 Beispiele der ProzeBverwaltung......................................................549 6.5 Zusammenfassung............................................................................557 6.6 Aufgaben...........................................................................................558 7 Die Ebene der Assemblersprache..............................................565 7.1 Einfiihrung in die Assemblersprache.............................................. 566 7.1.1 Was ist eine Assemblersprache?.......................................................566 7.1.2 Wofiir braucht man eine Assemblersprache?..................................567 7.1.3 Format einer Anweisung in Assemblersprache............................... 570 7.1.4 Pseudoinstruktionen........................................................................ 575 7.2 Makros.............................................................................................. 577 7.2.1 Definition, Aufruf und Erweiterung eines Makros.......................... 577 7.2.2 Makros mit Parametern...................................................................579 7.2.3 Weitere Funktionen..........................................................................580 7.2.4 Makrotechnik in einem Assembler implementieren....................... 581 7.3 Der AssemblierungsprozeS..............................................................582 7.3.1 Assembler mit zwei Durchlaufen..................................................... 582 7.3.2 Erster Durchlauf...............................................................................583 7.3.3 Zweiter Durchlauf............................................................................588 7.3.4 Die Symboltabelle............................................................................. 590 7.4 Binden und Laden............................................................................591 12 Inhaltsverzeichnis 7.4.1 Aufgaben des Binders.......................................................................593 7.4.2 Struktur eines Objektmoduls.......................................................... 596 7.4.3 Bindezeit und dynamische Umladung............................................. 597 7.4.4 Dynamisches Binden........................................................................ 600 7.4.5 Dynamisches Binden in Unix........................................................... 604 7.5 Zusammenfassung............................................................................604 7.6 Aufgaben........................................................................................... 605 8 Parallele Rechncrarchitekturen.................................................609 8.1 Design-Kriterien fur Parallelrechner..............................................610 8.1.1 Kommunikationsmodelle................................................................ 612 8.1.2 Verbindungsnetze.............................................................................617 8.1.3 Leistung............................................................................................ 627 8.1.4 Software............................................................................................633 8.1.5 Tcixonomie paralleler Computer...................................................... 640 8.2 SIMD-Computer............................................................................... 643 8.2.1 Arrayprozessoren..............................................................................643 8.2.2 Vektorprozessoren............................................................................ 644 8.3 Mehrprozessoren mit gemeinsamem Speicher............................... 649 8.3.1 Speichersemantik............................................................................. 649 8.3.2 UMA-busbasierte SMP-Architekturen.............................................. 654 8.3.3 UMA-Mehrprozessorsysteme mit Kreuzschienenschaltern............ 660 8.3.4 UMA-Mehrprozessorsysteme mit mehrstufigen Vermittlungsnetzen..........................................................................662 8.3.5 NUMA-Mehrprozessorsysteme.........................................................665 8.3.6 Cachekoharente NUMA-Mehrprozessorsysteme.............................666 8.3.7 COMA-Mehrprozessorsysteme......................................................... 678 8.4 Mehrrechnersysteme mit Nachrichtenaustausch........................... 680 8.4.1 MPP-Massiv parallele Prozessorsysteme....................................... 682 8.4.2 COW - Workstation-Cluster............................................................ 687 8.4.3 Job-Scheduling................................................................................. 688 8.4.4 Kommunikationssoftware fur Mehrrechnersysteme......................693 8.4.5 Gemeinsamer Speicher auf Anwendungsebene.............................. 697 8.5 Zusammenfassung............................................................................705 8.6 Aufgaben........................................................................................... 706 Inhaltsverzeichnis 13 9 Leseliste und Bibliographie........................................................711 9.1 Lesenswerte Literatur...................................................................... 711 9.1.1 Einflihrung und allgemeine Werke................................................. 711 9.1.2 Lekture zur Organisation von Computersystemen......................... 712 9.1.3 Lekture zur digitalen logischen Ebene........................................... 712 9.1.4 Lekture zur Mikroarchitekturebene................................................ 713 9.1.5 Lekture zur ISA-Ebene..................................................................... 714 9.1.6 Lekture zur Ebene der Betriebssystemmaschine............................ 715 9.1.7 Lekture zur Ebene der Assemblersprache....................................... 716 9.1.8 Lekture zur Architektur von Parallelrechnern...............................716 9.1.9 Lekture zu Binar-und Gleitkommazahlen.....................................717 9.2 Literaturverzeichnis......................................................................... 718 Anhang A: Binarzahlen..............................................................................729 A.1 Zahlen mit endlicher Genauigkeit................................................... 729 A.2 Basiszahlensysteme.......................................................................... 731 A.3 Umwandlung von einer Basis in eine andere.................................. 734 A.4 Negative Binarzahlen....................................................................... 736 A.5 Binararithmetik................................................................................ 739 A.6 Aufgaben........................................................................................... 740 Anhang B: Gleitkommazahlen..................................................................743 B.l Prinzipien der Gleitkommaarithmetik............................................ 743 B.2 IEEE-Standard 754 fur Gleitkommaarithmetik.............................. 747 B.3 Aufgaben........................................................................................... 751 Stichwortverzeichnis..................................................................................753
any_adam_object	1
author	Tanenbaum, Andrew S. 1944- Goodman, James
author_GND	(DE-588)120278979
author_facet	Tanenbaum, Andrew S. 1944- Goodman, James
author_role	aut aut
author_sort	Tanenbaum, Andrew S. 1944-
author_variant	a s t as ast j g jg
building	Verbundindex
bvnumber	BV013641622
classification_rvk	ST 150
classification_tum	DAT 200f DAT 100f
ctrlnum	(OCoLC)248429656 (DE-599)BVBBV013641622
discipline	Informatik
edition	4. Aufl., [Nachdr.]
format	Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>02497nam a2200589 c 4500</leader><controlfield tag="001">BV013641622</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20040211 </controlfield><controlfield tag="007">t\|</controlfield><controlfield tag="008">010306s2001 gw d\|\|\| \|\|\|\| 00\|\|\| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">960834915</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3827370167</subfield><subfield code="9">3-8273-7016-7</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)248429656</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV013641622</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="1" ind2=" "><subfield code="a">ger</subfield><subfield code="h">eng</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-824</subfield><subfield code="a">DE-91</subfield><subfield code="a">DE-Aug4</subfield><subfield code="a">DE-12</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-N2</subfield><subfield code="a">DE-634</subfield><subfield code="a">DE-83</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-188</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ST 150</subfield><subfield code="0">(DE-625)143594:</subfield><subfield code="2">rvk</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 200f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 100f</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Tanenbaum, Andrew S.</subfield><subfield code="d">1944-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)120278979</subfield><subfield code="4">aut</subfield></datafield><datafield tag="240" ind1="1" ind2="0"><subfield code="a">Structured computer organization</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Computerarchitektur</subfield><subfield code="b">Strukturen, Konzepte, Grundlagen</subfield><subfield code="c">Andrew S. Tanenbaum ; James Goodman</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">4. Aufl., [Nachdr.]</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">München</subfield><subfield code="b">Pearson Studium</subfield><subfield code="c">2001</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">772 S.</subfield><subfield code="b">graph. Darst. : 25 cm</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="0" ind2=" "><subfield code="a">Informatik : Grundlagen</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Literaturverz. S. 711 - 727</subfield></datafield><datafield tag="650" ind1=" " ind2="4"><subfield code="a">Computerarchitektur</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Betriebssystem</subfield><subfield code="0">(DE-588)4006216-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Datenverarbeitung</subfield><subfield code="0">(DE-588)4011152-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Rechnerorganisation</subfield><subfield code="0">(DE-588)4177175-8</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Computer</subfield><subfield code="0">(DE-588)4070083-5</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="8">1\p</subfield><subfield code="0">(DE-588)4123623-3</subfield><subfield code="a">Lehrbuch</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Computerarchitektur</subfield><subfield code="0">(DE-588)4048717-9</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Rechnerorganisation</subfield><subfield code="0">(DE-588)4177175-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Betriebssystem</subfield><subfield code="0">(DE-588)4006216-8</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="3"><subfield code="a">Datenverarbeitung</subfield><subfield code="0">(DE-588)4011152-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Computer</subfield><subfield code="0">(DE-588)4070083-5</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">3\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="700" ind1="1" ind2=" "><subfield code="a">Goodman, James</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">HBZ Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009321092&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">3\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-009321092</subfield></datafield></record></collection>
genre	1\p (DE-588)4123623-3 Lehrbuch gnd-content
genre_facet	Lehrbuch
id	DE-604.BV013641622
illustrated	Illustrated
indexdate	2024-12-20T10:51:02Z
institution	BVB
isbn	3827370167
language	German English
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-009321092
oclc_num	248429656
open_access_boolean
owner	DE-824 DE-91 DE-BY-TUM DE-Aug4 DE-12 DE-210 DE-N2 DE-634 DE-83 DE-11 DE-188
owner_facet	DE-824 DE-91 DE-BY-TUM DE-Aug4 DE-12 DE-210 DE-N2 DE-634 DE-83 DE-11 DE-188
physical	772 S. graph. Darst. : 25 cm
publishDate	2001
publishDateSearch	2001
publishDateSort	2001
publisher	Pearson Studium
record_format	marc
series2	Informatik : Grundlagen
spellingShingle	Tanenbaum, Andrew S. 1944- Goodman, James Computerarchitektur Strukturen, Konzepte, Grundlagen Computerarchitektur Computerarchitektur (DE-588)4048717-9 gnd Betriebssystem (DE-588)4006216-8 gnd Datenverarbeitung (DE-588)4011152-0 gnd Rechnerorganisation (DE-588)4177175-8 gnd Computer (DE-588)4070083-5 gnd
subject_GND	(DE-588)4048717-9 (DE-588)4006216-8 (DE-588)4011152-0 (DE-588)4177175-8 (DE-588)4070083-5 (DE-588)4123623-3
title	Computerarchitektur Strukturen, Konzepte, Grundlagen
title_alt	Structured computer organization
title_auth	Computerarchitektur Strukturen, Konzepte, Grundlagen
title_exact_search	Computerarchitektur Strukturen, Konzepte, Grundlagen
title_full	Computerarchitektur Strukturen, Konzepte, Grundlagen Andrew S. Tanenbaum ; James Goodman
title_fullStr	Computerarchitektur Strukturen, Konzepte, Grundlagen Andrew S. Tanenbaum ; James Goodman
title_full_unstemmed	Computerarchitektur Strukturen, Konzepte, Grundlagen Andrew S. Tanenbaum ; James Goodman
title_short	Computerarchitektur
title_sort	computerarchitektur strukturen konzepte grundlagen
title_sub	Strukturen, Konzepte, Grundlagen
topic	Computerarchitektur Computerarchitektur (DE-588)4048717-9 gnd Betriebssystem (DE-588)4006216-8 gnd Datenverarbeitung (DE-588)4011152-0 gnd Rechnerorganisation (DE-588)4177175-8 gnd Computer (DE-588)4070083-5 gnd
topic_facet	Computerarchitektur Betriebssystem Datenverarbeitung Rechnerorganisation Computer Lehrbuch
url	http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=009321092&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA
work_keys_str_mv	AT tanenbaumandrews structuredcomputerorganization AT goodmanjames structuredcomputerorganization AT tanenbaumandrews computerarchitekturstrukturenkonzeptegrundlagen AT goodmanjames computerarchitekturstrukturenkonzeptegrundlagen

Verfügbarkeit

Bestellen (Login erforderlich)

Inhaltsverzeichnis
Paper/Kapitel scannen lassen

Teilbibliothek Stammgelände

Bestandsangaben von Teilbibliothek Stammgelände
Signatur:	0002 DAT 200f 08.2001 A 256 Lageplan
Exemplar 1	Ausleihbar Ausgeliehen – Rückgabe bis: 31.12.9999