Eine Methode zur formalen Verifikation von RISC-Prozessoren:
Gespeichert in:
| Beteilige Person: | |
|---|---|
| Format: | Buch |
| Sprache: | Deutsch |
| Veröffentlicht: |
Düsseldorf
VDI-Verl.
1995
|
| Ausgabe: | Als Ms. gedr. |
| Schriftenreihe: | Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10]
350 |
| Schlagwörter: | |
| Links: | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006877089&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| Beschreibung: | Zugl.: Karlsruhe, Univ., Diss., 1994 |
| Umfang: | XIV, 162 S. graph. Darst. |
| ISBN: | 3183350106 |
Internformat
MARC
| LEADER | 00000nam a2200000 cb4500 | ||
|---|---|---|---|
| 001 | BV010332796 | ||
| 003 | DE-604 | ||
| 005 | 20230412 | ||
| 007 | t| | ||
| 008 | 950731s1995 gw d||| ma|| 00||| ger d | ||
| 016 | 7 | |a 944709834 |2 DE-101 | |
| 020 | |a 3183350106 |c kart. : DM 104.00 (nicht im Sortimentsbuchh.) |9 3-18-335010-6 | ||
| 035 | |a (OCoLC)75593551 | ||
| 035 | |a (DE-599)BVBBV010332796 | ||
| 040 | |a DE-604 |b ger |e rakddb | ||
| 041 | 0 | |a ger | |
| 044 | |a gw |c DE | ||
| 049 | |a DE-91 |a DE-210 |a DE-83 | ||
| 084 | |a DAT 190d |2 stub | ||
| 084 | |a DAT 216d |2 stub | ||
| 084 | |a DAT 335d |2 stub | ||
| 100 | 1 | |a Tahar, Sofiène |d 1966- |e Verfasser |0 (DE-588)172860997 |4 aut | |
| 245 | 1 | 0 | |a Eine Methode zur formalen Verifikation von RISC-Prozessoren |c Sofiène Tahar |
| 250 | |a Als Ms. gedr. | ||
| 264 | 1 | |a Düsseldorf |b VDI-Verl. |c 1995 | |
| 300 | |a XIV, 162 S. |b graph. Darst. | ||
| 336 | |b txt |2 rdacontent | ||
| 337 | |b n |2 rdamedia | ||
| 338 | |b nc |2 rdacarrier | ||
| 490 | 1 | |a Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] |v 350 | |
| 500 | |a Zugl.: Karlsruhe, Univ., Diss., 1994 | ||
| 650 | 0 | 7 | |a Formale Spezifikationstechnik |0 (DE-588)4299725-2 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a Hardwareverifikation |0 (DE-588)4214982-4 |2 gnd |9 rswk-swf |
| 650 | 0 | 7 | |a RISC |0 (DE-588)4191875-7 |2 gnd |9 rswk-swf |
| 655 | 7 | |0 (DE-588)4113937-9 |a Hochschulschrift |2 gnd-content | |
| 689 | 0 | 0 | |a RISC |0 (DE-588)4191875-7 |D s |
| 689 | 0 | 1 | |a Formale Spezifikationstechnik |0 (DE-588)4299725-2 |D s |
| 689 | 0 | 2 | |a Hardwareverifikation |0 (DE-588)4214982-4 |D s |
| 689 | 0 | |5 DE-604 | |
| 810 | 2 | |a 10] |t Verein Deutscher Ingenieure: [Fortschrittberichte VDI |v 350 |w (DE-604)BV000897204 |9 350 | |
| 856 | 4 | 2 | |m DNB Datenaustausch |q application/pdf |u http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006877089&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |3 Inhaltsverzeichnis |
| 943 | 1 | |a oai:aleph.bib-bvb.de:BVB01-006877089 | |
Datensatz im Suchindex
| DE-BY-TUM_call_number | 0024 65 B 276-10,350 |
|---|---|
| DE-BY-TUM_katkey | 1035812 |
| DE-BY-TUM_location | Mag |
| DE-BY-TUM_media_number | 040001083781 |
| _version_ | 1821931603966820352 |
| adam_text | INHALTSVERZEICHNIS
V
INHALTSVERZEICHNIS
KAPITEL
1:
EINLEITUNG.........................................1
1.1
MOTIVATION.................................................1
1.2
HARDWARE-VERIFIKATION........................................4
1.2.1
KORREKTHEIT.............................................4
1.2.2
STAND
DER
TECHNIK........................................5
1.2.2.1
AUTOMATISCHE
ANSAETZE
...............................6
1.2.2.2
INTERAKTIVE
ANSAETZE
.................................8
1.2.3
SCHLUSSFOLGERUNG.........................................10
1.3
ZIELE
DER
ARBEIT
.............................................12
1.4
AUFBAU
DER
ARBEIT
...........................................13
KAPITEL
2:
FORMALE
VERIFIKATION
VON
MIKROPROZESSOREN.............15
2.1
DER
MIKROPROZESSORENTWURFSPROZESS
.............................15
2.2
MIKROPROZESSOR-ENTWURFSVALIDIERUNGSVERFAHREN....................17
2.3
STAND
DER
TECHNIK
DER
MIKROPROZESSORVERIFIKATION..................18
2.3.1
GORDON S
COMPUTER
......................................19
2.3.2
FM8501
...............................................
20
2.3.3
VIPER
................................................21
2.3.4
TAMARACK-3.............................................22
2.3.5
C/30
..................................................23
2.3.6
SECD.................................................23
2.3.7
AVM-1
................................................24
2.3.8
MTI...................................................24
2.3.9
KUE-CHIP2............................................25
2.3.10
MINICAYUGA...........................................26
2.3.11
SPARC-MODELL.........................................26
2.3.12
WEITERE
ARBEITEN........................................27
2.3.13
VERGLEICH
DER
BISHER
VERIFIZIERTEN
PROZESSOREN.................28
2.3.14
ZUSAMMENFASSUNG
......................................29
2.4
CISC,
RISC
UND
FORMALE
VERIFIKATION............................30
2.4.1
CISC
VERSUS
RISC
.......................................31
2.4.2
VORTEILE
DER
RISC-PROZESSOREN
BEI
DER
FORMALEN
VERIFIKATION......34
2.5
PRAEZISIERUNG
DER
ZIELSETZUNG
UND
ABGRENZUNG
DER
ARBEIT.............35
VI
INHALTSVERZEICHNIS
KAPITEL
3:
GRUNDLAGEN.......................................
38
3.1
PRAEDIKATENLOGIK
HOEHERER
ORDNUNG...............................38
3.1.1
TYPEN
.................................................38
3.1.2
TERME
.................................................39
3.1.3
KALKUELE,
AXIOME,
THEOREME
UND
DEFINITIONEN.................41
3.2
HARDWARE-BESCHREIBUNG
IN
DER
LOGIK
HOEHERER
ORDNUNG..............42
3.2.1
HARDWARE-SPEZIFIKATIONSMITTEL..............................42
3.2.2
STRUKTURBESCHREIBUNG
IN
LOGIK
HOEHERER
ORDNUNG
...............43
3.2.2.1
STRUKTURBESCHREIBUNG
DURCH
FUNKTIONEN.................43
3.2.2.2
STRUKTURBESCHREIBUNG
DURCH
PRAEDIKATE...................44
3.2.3
VERHALTENSBESCHREIBUNG
IN
LOGIK
HOEHERER
ORDNUNG..............45
3.2.3.1
KOMBINATORISCHE
SCHALTUNGEN.........................46
3.2.3.2
SEQUENTIELLE
SCHALTUNGEN.............................47
KAPITEL
4:
RISC-PROZESSOREN
UND
PIPELINING
......................49
4.1
EIGENSCHAFTEN
VON
RISC-PROZESSOREN............................49
4.2
PIPELINING
..................................................52
4.2.1
DEFINITION
UND
KLASSIFIZIERUNG..............................52
4.2.2
AUFBAU
EINER
RISC-PIPELINE..........
.55
4.2.3
RISC-PIPELINESTRUKTUR
....................................58
KAPITEL
5:
DAS
HIERARCHISCHE
RISC-MODELL........................60
5.1
EINLEITUNG..................................................60
5.2
DER
PROZESS
DER
MIKROPROZESSORVERIFIKATION
.......................61
5.3
DAS
INTERPRETER-MODELL
.......................................62
5.4
DAS
CISC-INTERPRETERMODELL
...................................64
5.4.1
EINLEITUNG..............................................64
5.4.2
ABSTRAKTIONSFORMEN
......................................65
5.4.3
VERIFIKATION
MIT
DEM
INTERPRETERMODELL
.......................66
5.5
AUFBAU
DES
RISC-MODELLS.....................................67
5.5.1
EINLEITUNG..............................................67
5.5.2
ABSTRAKTIONSEBENEN
EINER
RISC-BEFEHLSAUSFUEHRUNG
.............68
5.5.3
KLASSENABSTRAKTION............................
72
5.5.4
FOLGERUNGEN
DER
BEFEHLSABSTRAKTION..........................73
5.5.5
DAS
HIERARCHISCHE
RISC-MODELL.............................76
5.6
VORTEILE
DES
RISC-MODELLS
....................................79
5.7
WEITERER
EINSATZ
DES
RISC-INTERPRETERMODELLS
.....................79
INHALTSVERZEICHNIS
VIL
KAPITEL
6:
FORMALISIERUNG
DES
RISC-MODELLS......................80
6.1
ABSTRAKTIONSFORMEN
..........................................80
6.1.1
STRUKTURABSTRAKTION.......................................80
6.1.2
VERHALTENSABSTRAKTION.....................................81
6.1.3
DATENABSTRAKTION.........................................82
6.1.4
ZEITABSTRAKTION..........................................83
6.2
ZEITABSTRAKTIONSKONZEPT
MIT
PIPELINING
............................85
6.2.1
SEMANTISCHE
UND
SYNTAKTISCHE
ZEITDARSTELLUNG..................86
6.2.2
TEMPORALE
ABSTRAKTIONSFUNKTION
............................88
6.3
SPEZIFIKATION
DGRJVIODELLEBENEN
................................89
6.3.1
ARCHITEKTUREBENE
........................................89
6.3.2
KLASSENEBENE
...........................................90
6.3.3
PIPELINESTUFENEBENE......................................91
6.3.4
TAKTPHASENEBENE
........................................92
6.3.5
ELEKTRONISCHES
BLOCKMODELL
(EBM)
.........................93
6.3.6
ABLEITUNG
DER
FORMALEN
SPEZIFIKATIONEN.......................95
6.3.7
SPEZIFIKATION
DER
HARDWARE-EREIGNISSE
.......................96
6.4
VERWENDUNG
DER
FORMALISIERUNG
DES
RISC-MODELLS.................97
KAPITEL
7:
RISC-VERIFIKATIONSVERFAHREN...........................98
7.1
DIE
VERIFIKATIONSAUFGABEN.....................................98
7.1.1
FUNDAMENTALE
RISC-KORREKTHEITSSAETZE
.......................99
7.1.2
VERSCHIEDENE
VERIFIKATIONSANSAETZE...........................100
7.2
KORREKTHEIT
DER
PIPELINEVERARBEITUNG
...........
100
7.2.1
EINLEITUNG..............................................100
7.2.2
FORMALE
DEFINITIONEN.....................................102
7.2.3
RESSOURCENKONFLIKTE......................................104
7.2.3.1
SPEZIFIKATION
DER
RESSOURCENKONFLIKTE
..................105
1.23.2
VERIFIKATION
DER
RESSOURCENKONFLIKTE...................107
7.2.4
DATENKONFLIKTE
..........................................109
7.2.4.1
SPEZIFIKATION
DER
DATENKONFLIKTE.......................110
1.2A.2
VERIFIKATION
DER
DATENKONFLIKTE........................114
7.2.5
KONTROLLKONFLIKTE
........................................117
7.2.5.1
SPEZIFIKATION
DER
KONTROLLKONFLIKTE.....................117
1.2.5.2
VERIFIKATION
DER
KONTROLLKONFLIKTE......................118
7.2.6
ZUSAMMENFASSUNG
.......................................119
VIII
INHALTSVERZEICHNIS
7.3
SEMANTISCHE
KORREKTHEIT
DER
BEFEHLE
............................119
7.3.1
STUFEN-
ZU
KLASSENEBENE
..................................120
7.3.2
PHASEN-ZU
STUFENEBENE
...................................123
7.3.3
EBM
ZU
PHASENEBENE.....................................125
7.3.4
INSTANZIIERUNG...........................................127
7.3.5
ZUSAMMENFASSUNG
.............,..........................129
KAPITEL
8:
IMPLEMENTIERUNG
.....................................130
8.1
DAS
HOL-BEWEISSYSTEM......................................130
8.2
IMPLEMENTIERUNG
DER
FORMALEN
SPEZIFIKATIONEN
....................132
8.3
IMPLEMENTIERUNG
DER
FORMALEN
VERIFIKATION
.......................133
8.4
EINBETTUNG
IN
DAS
GESAMTE
SYSTEM
........................
.-^....135
8.5
DLX-VERIFIKATION............................................135
KAPITEL
9:
ZUSAMMENFASSUNG
UND
AUSBLICK
.......................138
9.1
ERZIELTE
ERGEBNISSE
..........................................138
9.2
WEITERFUEHRENDE
ARBEITEN......................................140
ANHANG
A:
DLX-PROZESSOR
......................................142
ANHANG
B:
EXPERIMENTELLE
ERGEBNISSE............................146
LITERATURVERZEICHNIS
148
|
| any_adam_object | 1 |
| author | Tahar, Sofiène 1966- |
| author_GND | (DE-588)172860997 |
| author_facet | Tahar, Sofiène 1966- |
| author_role | aut |
| author_sort | Tahar, Sofiène 1966- |
| author_variant | s t st |
| building | Verbundindex |
| bvnumber | BV010332796 |
| classification_tum | DAT 190d DAT 216d DAT 335d |
| ctrlnum | (OCoLC)75593551 (DE-599)BVBBV010332796 |
| discipline | Informatik |
| edition | Als Ms. gedr. |
| format | Book |
| fullrecord | <?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01950nam a2200469 cb4500</leader><controlfield tag="001">BV010332796</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">20230412 </controlfield><controlfield tag="007">t|</controlfield><controlfield tag="008">950731s1995 gw d||| ma|| 00||| ger d</controlfield><datafield tag="016" ind1="7" ind2=" "><subfield code="a">944709834</subfield><subfield code="2">DE-101</subfield></datafield><datafield tag="020" ind1=" " ind2=" "><subfield code="a">3183350106</subfield><subfield code="c">kart. : DM 104.00 (nicht im Sortimentsbuchh.)</subfield><subfield code="9">3-18-335010-6</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)75593551</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV010332796</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-91</subfield><subfield code="a">DE-210</subfield><subfield code="a">DE-83</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 190d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 216d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">DAT 335d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Tahar, Sofiène</subfield><subfield code="d">1966-</subfield><subfield code="e">Verfasser</subfield><subfield code="0">(DE-588)172860997</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Eine Methode zur formalen Verifikation von RISC-Prozessoren</subfield><subfield code="c">Sofiène Tahar</subfield></datafield><datafield tag="250" ind1=" " ind2=" "><subfield code="a">Als Ms. gedr.</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="a">Düsseldorf</subfield><subfield code="b">VDI-Verl.</subfield><subfield code="c">1995</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">XIV, 162 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="490" ind1="1" ind2=" "><subfield code="a">Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10]</subfield><subfield code="v">350</subfield></datafield><datafield tag="500" ind1=" " ind2=" "><subfield code="a">Zugl.: Karlsruhe, Univ., Diss., 1994</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Formale Spezifikationstechnik</subfield><subfield code="0">(DE-588)4299725-2</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Hardwareverifikation</subfield><subfield code="0">(DE-588)4214982-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">RISC</subfield><subfield code="0">(DE-588)4191875-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">RISC</subfield><subfield code="0">(DE-588)4191875-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Formale Spezifikationstechnik</subfield><subfield code="0">(DE-588)4299725-2</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="2"><subfield code="a">Hardwareverifikation</subfield><subfield code="0">(DE-588)4214982-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="810" ind1="2" ind2=" "><subfield code="a">10]</subfield><subfield code="t">Verein Deutscher Ingenieure: [Fortschrittberichte VDI</subfield><subfield code="v">350</subfield><subfield code="w">(DE-604)BV000897204</subfield><subfield code="9">350</subfield></datafield><datafield tag="856" ind1="4" ind2="2"><subfield code="m">DNB Datenaustausch</subfield><subfield code="q">application/pdf</subfield><subfield code="u">http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006877089&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA</subfield><subfield code="3">Inhaltsverzeichnis</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-006877089</subfield></datafield></record></collection> |
| genre | (DE-588)4113937-9 Hochschulschrift gnd-content |
| genre_facet | Hochschulschrift |
| id | DE-604.BV010332796 |
| illustrated | Illustrated |
| indexdate | 2024-12-20T09:52:11Z |
| institution | BVB |
| isbn | 3183350106 |
| language | German |
| oai_aleph_id | oai:aleph.bib-bvb.de:BVB01-006877089 |
| oclc_num | 75593551 |
| open_access_boolean | |
| owner | DE-91 DE-BY-TUM DE-210 DE-83 |
| owner_facet | DE-91 DE-BY-TUM DE-210 DE-83 |
| physical | XIV, 162 S. graph. Darst. |
| publishDate | 1995 |
| publishDateSearch | 1995 |
| publishDateSort | 1995 |
| publisher | VDI-Verl. |
| record_format | marc |
| series2 | Verein Deutscher Ingenieure: [Fortschrittberichte VDI / 10] |
| spellingShingle | Tahar, Sofiène 1966- Eine Methode zur formalen Verifikation von RISC-Prozessoren Formale Spezifikationstechnik (DE-588)4299725-2 gnd Hardwareverifikation (DE-588)4214982-4 gnd RISC (DE-588)4191875-7 gnd |
| subject_GND | (DE-588)4299725-2 (DE-588)4214982-4 (DE-588)4191875-7 (DE-588)4113937-9 |
| title | Eine Methode zur formalen Verifikation von RISC-Prozessoren |
| title_auth | Eine Methode zur formalen Verifikation von RISC-Prozessoren |
| title_exact_search | Eine Methode zur formalen Verifikation von RISC-Prozessoren |
| title_full | Eine Methode zur formalen Verifikation von RISC-Prozessoren Sofiène Tahar |
| title_fullStr | Eine Methode zur formalen Verifikation von RISC-Prozessoren Sofiène Tahar |
| title_full_unstemmed | Eine Methode zur formalen Verifikation von RISC-Prozessoren Sofiène Tahar |
| title_short | Eine Methode zur formalen Verifikation von RISC-Prozessoren |
| title_sort | eine methode zur formalen verifikation von risc prozessoren |
| topic | Formale Spezifikationstechnik (DE-588)4299725-2 gnd Hardwareverifikation (DE-588)4214982-4 gnd RISC (DE-588)4191875-7 gnd |
| topic_facet | Formale Spezifikationstechnik Hardwareverifikation RISC Hochschulschrift |
| url | http://bvbr.bib-bvb.de:8991/F?func=service&doc_library=BVB01&local_base=BVB01&doc_number=006877089&sequence=000001&line_number=0001&func_code=DB_RECORDS&service_type=MEDIA |
| volume_link | (DE-604)BV000897204 |
| work_keys_str_mv | AT taharsofiene einemethodezurformalenverifikationvonriscprozessoren |
Inhaltsverzeichnis
Paper/Kapitel scannen lassen
Paper/Kapitel scannen lassen
Bibliotheksmagazin
| Signatur: |
0024 65 B 276-10,350
Lageplan |
|---|---|
| Exemplar 1 | Ausleihbar Am Standort |