Verfügbarkeit: Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf

Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf:

Gespeichert in:

Bibliographische Detailangaben
Beteilige Person:	Keller, Wolfgang (VerfasserIn)
Format:	Hochschulschrift/Dissertation Buch
Sprache:	Deutsch
Veröffentlicht:	1989
Schlagwörter:	Schaltungsentwurf Zeitverhalten VLSI Layout > Mikroelektronik Entwurf Hochschulschrift
Umfang:	[4], 167 S. graph. Darst.

Internformat

MARC


LEADER	00000nam a2200000 c 4500
001	BV002513324
003	DE-604
005	00000000000000.0
007	t\|
008	900125s1989 gw d\|\|\| m\|\|\| 00\|\|\| ger d
035			\|a (OCoLC)46127983
035			\|a (DE-599)BVBBV002513324
040			\|a DE-604 \|b ger \|e rakddb
041	0		\|a ger
044			\|a gw \|c DE
049			\|a DE-12 \|a DE-91 \|a DE-706 \|a DE-11 \|a DE-188
084			\|a ELT 272d \|2 stub
100	1		\|a Keller, Wolfgang \|e Verfasser \|4 aut
245	1	0	\|a Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf
264		1	\|c 1989
300			\|a [4], 167 S. \|b graph. Darst.
336			\|b txt \|2 rdacontent
337			\|b n \|2 rdamedia
338			\|b nc \|2 rdacarrier
502			\|a Kaiserslautern, Univ., Diss., 1989
650	0	7	\|a Schaltungsentwurf \|0 (DE-588)4179389-4 \|2 gnd \|9 rswk-swf
650	0	7	\|a Zeitverhalten \|0 (DE-588)4238464-3 \|2 gnd \|9 rswk-swf
650	0	7	\|a VLSI \|0 (DE-588)4117388-0 \|2 gnd \|9 rswk-swf
650	0	7	\|a Layout \|g Mikroelektronik \|0 (DE-588)4264372-7 \|2 gnd \|9 rswk-swf
650	0	7	\|a Entwurf \|0 (DE-588)4121208-3 \|2 gnd \|9 rswk-swf
655		7	\|0 (DE-588)4113937-9 \|a Hochschulschrift \|2 gnd-content
689	0	0	\|a Layout \|g Mikroelektronik \|0 (DE-588)4264372-7 \|D s
689	0	1	\|a Zeitverhalten \|0 (DE-588)4238464-3 \|D s
689	0		\|5 DE-604
689	1	0	\|a Schaltungsentwurf \|0 (DE-588)4179389-4 \|D s
689	1	1	\|a VLSI \|0 (DE-588)4117388-0 \|D s
689	1	2	\|a Zeitverhalten \|0 (DE-588)4238464-3 \|D s
689	1		\|8 1\p \|5 DE-604
689	2	0	\|a VLSI \|0 (DE-588)4117388-0 \|D s
689	2	1	\|a Entwurf \|0 (DE-588)4121208-3 \|D s
689	2	2	\|a Zeitverhalten \|0 (DE-588)4238464-3 \|D s
689	2		\|8 2\p \|5 DE-604
883	1		\|8 1\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk
883	1		\|8 2\p \|a cgwrk \|d 20201028 \|q DE-101 \|u https://d-nb.info/provenance/plan#cgwrk
943	1		\|a oai:aleph.bib-bvb.de:BVB01-001617402

Datensatz im Suchindex

DE-BY-TUM_call_number	0001 DA 90 391
DE-BY-TUM_katkey	451269
DE-BY-TUM_location	Mag
DE-BY-TUM_media_number	040006513351
_version_	1821940426163093504
any_adam_object
author	Keller, Wolfgang
author_facet	Keller, Wolfgang
author_role	aut
author_sort	Keller, Wolfgang
author_variant	w k wk
building	Verbundindex
bvnumber	BV002513324
classification_tum	ELT 272d
ctrlnum	(OCoLC)46127983 (DE-599)BVBBV002513324
discipline	Elektrotechnik / Elektronik / Nachrichtentechnik
format	Thesis Book
fullrecord	<?xml version="1.0" encoding="UTF-8"?><collection xmlns="http://www.loc.gov/MARC21/slim"><record><leader>01882nam a2200505 c 4500</leader><controlfield tag="001">BV002513324</controlfield><controlfield tag="003">DE-604</controlfield><controlfield tag="005">00000000000000.0</controlfield><controlfield tag="007">t\|</controlfield><controlfield tag="008">900125s1989 gw d\|\|\| m\|\|\| 00\|\|\| ger d</controlfield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(OCoLC)46127983</subfield></datafield><datafield tag="035" ind1=" " ind2=" "><subfield code="a">(DE-599)BVBBV002513324</subfield></datafield><datafield tag="040" ind1=" " ind2=" "><subfield code="a">DE-604</subfield><subfield code="b">ger</subfield><subfield code="e">rakddb</subfield></datafield><datafield tag="041" ind1="0" ind2=" "><subfield code="a">ger</subfield></datafield><datafield tag="044" ind1=" " ind2=" "><subfield code="a">gw</subfield><subfield code="c">DE</subfield></datafield><datafield tag="049" ind1=" " ind2=" "><subfield code="a">DE-12</subfield><subfield code="a">DE-91</subfield><subfield code="a">DE-706</subfield><subfield code="a">DE-11</subfield><subfield code="a">DE-188</subfield></datafield><datafield tag="084" ind1=" " ind2=" "><subfield code="a">ELT 272d</subfield><subfield code="2">stub</subfield></datafield><datafield tag="100" ind1="1" ind2=" "><subfield code="a">Keller, Wolfgang</subfield><subfield code="e">Verfasser</subfield><subfield code="4">aut</subfield></datafield><datafield tag="245" ind1="1" ind2="0"><subfield code="a">Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf</subfield></datafield><datafield tag="264" ind1=" " ind2="1"><subfield code="c">1989</subfield></datafield><datafield tag="300" ind1=" " ind2=" "><subfield code="a">[4], 167 S.</subfield><subfield code="b">graph. Darst.</subfield></datafield><datafield tag="336" ind1=" " ind2=" "><subfield code="b">txt</subfield><subfield code="2">rdacontent</subfield></datafield><datafield tag="337" ind1=" " ind2=" "><subfield code="b">n</subfield><subfield code="2">rdamedia</subfield></datafield><datafield tag="338" ind1=" " ind2=" "><subfield code="b">nc</subfield><subfield code="2">rdacarrier</subfield></datafield><datafield tag="502" ind1=" " ind2=" "><subfield code="a">Kaiserslautern, Univ., Diss., 1989</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Zeitverhalten</subfield><subfield code="0">(DE-588)4238464-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Layout</subfield><subfield code="g">Mikroelektronik</subfield><subfield code="0">(DE-588)4264372-7</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="650" ind1="0" ind2="7"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="2">gnd</subfield><subfield code="9">rswk-swf</subfield></datafield><datafield tag="655" ind1=" " ind2="7"><subfield code="0">(DE-588)4113937-9</subfield><subfield code="a">Hochschulschrift</subfield><subfield code="2">gnd-content</subfield></datafield><datafield tag="689" ind1="0" ind2="0"><subfield code="a">Layout</subfield><subfield code="g">Mikroelektronik</subfield><subfield code="0">(DE-588)4264372-7</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2="1"><subfield code="a">Zeitverhalten</subfield><subfield code="0">(DE-588)4238464-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="0" ind2=" "><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="1" ind2="0"><subfield code="a">Schaltungsentwurf</subfield><subfield code="0">(DE-588)4179389-4</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="1"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2="2"><subfield code="a">Zeitverhalten</subfield><subfield code="0">(DE-588)4238464-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="689" ind1="2" ind2="0"><subfield code="a">VLSI</subfield><subfield code="0">(DE-588)4117388-0</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="1"><subfield code="a">Entwurf</subfield><subfield code="0">(DE-588)4121208-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2="2"><subfield code="a">Zeitverhalten</subfield><subfield code="0">(DE-588)4238464-3</subfield><subfield code="D">s</subfield></datafield><datafield tag="689" ind1="2" ind2=" "><subfield code="8">2\p</subfield><subfield code="5">DE-604</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">1\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="883" ind1="1" ind2=" "><subfield code="8">2\p</subfield><subfield code="a">cgwrk</subfield><subfield code="d">20201028</subfield><subfield code="q">DE-101</subfield><subfield code="u">https://d-nb.info/provenance/plan#cgwrk</subfield></datafield><datafield tag="943" ind1="1" ind2=" "><subfield code="a">oai:aleph.bib-bvb.de:BVB01-001617402</subfield></datafield></record></collection>
genre	(DE-588)4113937-9 Hochschulschrift gnd-content
genre_facet	Hochschulschrift
id	DE-604.BV002513324
illustrated	Illustrated
indexdate	2024-12-20T07:51:35Z
institution	BVB
language	German
oai_aleph_id	oai:aleph.bib-bvb.de:BVB01-001617402
oclc_num	46127983
open_access_boolean
owner	DE-12 DE-91 DE-BY-TUM DE-706 DE-11 DE-188
owner_facet	DE-12 DE-91 DE-BY-TUM DE-706 DE-11 DE-188
physical	[4], 167 S. graph. Darst.
publishDate	1989
publishDateSearch	1989
publishDateSort	1989
record_format	marc
spellingShingle	Keller, Wolfgang Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf Schaltungsentwurf (DE-588)4179389-4 gnd Zeitverhalten (DE-588)4238464-3 gnd VLSI (DE-588)4117388-0 gnd Layout Mikroelektronik (DE-588)4264372-7 gnd Entwurf (DE-588)4121208-3 gnd
subject_GND	(DE-588)4179389-4 (DE-588)4238464-3 (DE-588)4117388-0 (DE-588)4264372-7 (DE-588)4121208-3 (DE-588)4113937-9
title	Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf
title_auth	Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf
title_exact_search	Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf
title_full	Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf
title_fullStr	Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf
title_full_unstemmed	Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf
title_short	Ein Modell zur entwurfsbegleitenden hierarchischen Behandlung des Zeitverhaltens beim physikalischen VLSI-Entwurf
title_sort	ein modell zur entwurfsbegleitenden hierarchischen behandlung des zeitverhaltens beim physikalischen vlsi entwurf
topic	Schaltungsentwurf (DE-588)4179389-4 gnd Zeitverhalten (DE-588)4238464-3 gnd VLSI (DE-588)4117388-0 gnd Layout Mikroelektronik (DE-588)4264372-7 gnd Entwurf (DE-588)4121208-3 gnd
topic_facet	Schaltungsentwurf Zeitverhalten VLSI Layout Mikroelektronik Entwurf Hochschulschrift
work_keys_str_mv	AT kellerwolfgang einmodellzurentwurfsbegleitendenhierarchischenbehandlungdeszeitverhaltensbeimphysikalischenvlsientwurf

Verfügbarkeit

Bestellen (Login erforderlich)

Paper/Kapitel scannen lassen

Bibliotheksmagazin

Bestandsangaben von Bibliotheksmagazin
Signatur:	0001 DA 90 391 Lageplan
Exemplar 1	Ausleihbar Am Standort